1、1、MOS 集成电路的加工包括哪些基本工艺？各有哪些方法和工序？答：（1）热氧化工艺：包括干氧化法和湿氧化法；（2）扩散工艺：包括扩散法和离子注入法；（3）淀积工艺：化学淀积方法：1 外延生长法；2 热 CVD 法；3 等离子 CVD 法；物理淀积方法：1 溅射法；2 真空蒸发法（4）光刻工艺：工序包括：1 涂光刻胶；2 预烘干；3 掩膜对准；4 曝光；5 显影；6 后烘干；7 腐蚀；8 去胶。2、简述光刻工艺过程及作用。答：（1）涂光刻胶：为了增加光刻胶和硅片之间的粘附性，防止显影时光刻胶的脱落，以及防止湿法腐蚀产生侧向腐蚀；（2）预烘干：以便除去光刻胶中的溶剂；（3）掩膜对准：以保证掩模板
2、上的图形与硅片上已加工的各层图形套准；（4）曝光：使光刻胶获得与掩模图形相同的感光图片；（5）显影：将曝光后的硅片浸泡在显影液中，使正光刻胶的曝光部分和负光刻胶的未曝光部分被溶解掉；（6）后烘干：使残留在光刻胶中的有机溶剂完全挥发掉，提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性；（7）腐蚀：以复制在光刻胶上图形作为掩膜，对下层材料进行腐蚀，将图形复制到下层材料中；（8）去胶：除去光刻胶。3、说明 MOS 晶体管的工作原理答：MOS 晶体管有四种工作状态：（1）截止状态：即源漏之间不加电压时，沟道各电场强度相等，沟道厚度均匀，S、D 之间没有电流 Ids=0；（2）线性工作状态：漏源之间加电压 V
3、ds 时，漏端接正，源端接负，沟道厚度不再均匀，在 D 端电位升为 Vd，栅漏极电位差为Vgs-Vtn，电场强度变弱，反型层变薄，并在沟道上产生由 D 到 S 的电场 Eds，使得多数载流子由 S 端流向 D 端形成电流 Ids，它与 Vds 变化呈线性关系： Ids=n(Vgs-Vtn)-Vds/2Vds（3）饱和工作状态：Vs 继续增大到 Vgs-Vtn 时，D 端栅极与衬底不足以形成反型层，出现沟道夹断，电子运动到夹断点 Vgs-Vds=Vtn 时，便进入耗尽区，在漂移作用下，电子被漏极高电位吸引过去，便形成饱和电流，沟道夹断后，（Vgs-Vtn）不变，Ids 也不变，即 MOS 工作进
4、入饱和状态，Ids=Vgs-Vtn/Rc（4）击穿状态：当 Vds 增加到一定极限时，由于电压过高，晶体管 D 端得 PN 结发生雪崩击穿，电流急剧增加，晶体管不能正常工作。4、MOS 反相器有哪些种类？说明每种反相器的特性。答：（1）电阻负载反相器（E/R）：该电路在集成电路中很少用，在分离原件中常用；（2）增强型负载反相器（E/E）：这种反相器的漏端始终处于夹断状态；（3）耗尽型负载反相器（E/D）：有较高的输出电平和较快的上升速度，其翻转时间短，电路工作速度快，是目前最常用的反相器； （4）CMOS 反相器：1 静态功耗低；2 抗干扰能力强；3 电源利用率低；4 输入阻抗多，负载能力强。
5、5、简述 Latch-up 效应的产生原理及防治办法答：产生原理：用 CMOS 晶体管的说明闸流效应（1） 在 P 阱内有一个纵向的 NPN 管，在 P 阱外有一个横向的 NPN 管，两个晶体管的集电极各驱动另一个晶体管的基极，构成正反馈回路；（2）P 阱中纵向 NPN 管的电流放大倍数约为 50 到几百，P 阱外的横向 PNP 管的电流放大倍数约为 0.5 到 10；（3）Rw 和 Rs 为基极的寄生电阻，阱电阻 Rw 的典型值为 1K-10K 欧姆，衬底电阻 Rs的典型值为 500-700 欧姆。如果两个晶体管的电流放大倍数和基极寄生电阻 Rw、Rs 值太大，在外部噪声的影响下，很容易使输
6、出端 Vo 瞬间置于 Vss 之下约为 0.7V，使得 N+漏区（也有可能是 N+源区）向 P阱注入电子，这股电子流使 PNP 和 NPN 管的正反馈增强，电流一直增强，将产生很大的破坏性，而且在去除干扰后，闸流电流也不会消除，即产生闸流效应，而且若输出端 Vo 置于Vdd 上方，也能引 P+漏极的空穴注入而引发闸流效应。防止办法：（1）减小寄生晶体管的电流增益（2）采用伪收集极（3）采用保护环（4）加衬底6、如何定义晶体管的串并联等效因子？答（1）串联：如图示是两个晶体管串联及其等效电路，设两个管子的开启电压 Vt 相同，且都工作在线性区根据电流公式有：Ids1=1(Vg-Vt-Vm)2-(
7、Vg-Vt-Vd)2 (1)Ids2=2(Vg-Vt-Vs)2-(Vg-Vt-Vm)2因为 Ids1=Ids2 所以(Vg-Vt-Vm)2=2/(1+2)(Vg-Vt-Vs)2-(Vg-Vt-Vd)2代入（1）得 Ids=12/(1+2)(Vg-Vt-Vs)2-(Vg-Vt-Vd)2由等效电路得：Ids=eff(Vg-Vt-Vs)2-(Vg-Vt-Vd)2由于 Ids=Ids1， 则 eff=12/(1+2)上式即为两个晶体管串联时的等效导电因子，同理可推出 N 个管子的串联使用时，其等效导电因子为：（2）并联：如图所示为两个晶体管并联及其等效电路，设两个管子的开启电压为 Vt 相同，且都工作
8、在线性区根据电流公式有：Ids12=Ids1+Ids2=(1+2)(Vg-Vt-Vs)2-(Vg-Vt-Vd)2由等效电路得：Ids=eff(Vg-Vt-Vs)2-(Vg-Vt-Vd)2由于 Ids12=Ids 则 eff=1+2 此式即为两个晶体管并联时的等效导电因子，同理可得 N 个 Vt 相等的管子并联使用时的等效导电因子为：7、简述存储器的主要结构及各部分的作用答：存储器主要由：存储器、地址译码、读写电路和始终控制电路构成，各部分作用如下：（1）存储体：由若干个存储单元组成，每个存储单元有两个相对稳定的状态，以代表存储的二进制信息 0 和 1，如果要存储 N 组二进制数据，每组二进制数
9、据又由 M 个二进制数组成，则需要 M*个单元，这时称该存储器的存储容量为 M*N 位，N 代表能存储的字数，M 代表每个字的位数（2）地址译码：为了能够正确写入和读出单元阵列中某个单元的信息，必须给每个单元分配一个唯一的地址，地址译码器就是通过查询这些地址来访问每个单元中的信息的。（3）读写电路：存储单元的状态 0 或 1，不能直接提供给外部电路，必须经过读出放大器放大。有的存储器对写入信号有特殊的要求，此时需要专门的写入电路。8、简述动态单管单元存储器的工作原理。单管存储器单元是由一个晶体管与一个和源极相连的电容构成，MOS 管作为开关，起地址选择作用，它的多晶硅栅电极同时作为字选择线即读
10、/写选择线。它的漏极和源极分别接数据线 BL 和电容 Cs。为了增加存储器的电荷量，加入多晶硅 Ps，读写时 Ps 加正向电压Vdd，在 Ps 区下的硅衬底表面形成 N 型反型层和 MOS 管的源区连在一起形成电容的另一个极。（1）写入过程：字线从地电压升为高电压，MOS 管导通，如数据线为低电压，则接在电容Cs 上的 Vdd 通过 T 对 Cs 充电，写入信息“1”；如数据线为高 ，则 Cs 经过 T 放电，写入信息“0”。当字线回到地电压时，MOS 管截止，信息就保存在电容 Cs 上。（2）读出过程：对某单元读出数据是，数据线预充电至高电平，当字线升为高电压时，T导通。若 Cs 上有电荷，
11、则 Cs 放电，是数据线电位下降，此时若在数据线上接一个读出放大器，便可检出 Cs 上的“1”状态，读出信息“1”；若 Cs 上无电荷，则数据线无电位变化，放大器无输出，表示 Cs 上存储的是“0”状态，读出信息“0”9、对门阵列和标准单元设计方法的主要特征进行比较答：（1）门阵列阵列设计师一种面向逻辑级的设计方法，是采用部分制作工艺的方式，制作出一定规模的半成品芯片，通过后期在半成品芯片上的再加工，形成所需的产品。优点：1、事先制备母片，使制作周期缩短；2、母片及库单元是事先设计好的，并且经过验证，因此正确性得到保证；3、门阵列设计模式非常规范，设计自动化程度高；4、价格低，适合小批量的 ASIC 设计。缺点：1、利用率低；2、不够灵活，对设计限制值较高；3、布通率不能达到 100%，需要人工解决剩线问题。（2）标准单元设计，事先设计好常用的逻辑门和功能模块，放在单元库中，供设计者在设计时使用，对芯片的制作过程不加限制，不采用母片预定的方式。优点：1、布图方式灵活；2、布线资源充足；3、在单元行内可以插入空闲单元来提供垂直走线的通道；4、自动化程度高，设计周期短，设计效率高。缺点：增加了制造的费用和设计的复杂程度。
