微电子器件可靠性习题.doc

1、)(1)(tFft微电子器件可靠性习题第一、二章 数学基础1微电子器件的可靠性是指产品在 规定条件下 和 规定时间内 ；完成 规定功能 的能力。2产品的可靠度为 R(t)、失效概率为 F(t)，则二者之间的关系式为 R(t)+F(t)=1。3描述微电子器件失效率和时间之间关系的曲线通常为一“浴盆” ，该曲线明显分为三个区域，分别是 早期失效期 、 偶然失效期 和 耗损失效期 。4表决系统实际上是 并联 （串联、并联）系统的一种。5设构成系统的单元的可靠度均为 R，则由两个单元构成的串联系统的可靠度为 R2 ；由两个单元构成的并联系统的可靠度为 2R-R 2 。6产品的可靠度为 R(t)、失效概

2、率密度为 f(t)，则二者之间的关系式为 f(t)=R(t) 。7微电子器件的可靠度是指产品在 规定条件下 和 规定时间内 ；完成 规定功能 的 概率 。8产品的可靠度为 R(t)、失效概率密度为 f(t)，失效率 (t)，则三者之间的关系式为f(f)= (t)R(t) 。9设构成系统的单元的可靠度均为 R，则由两个单元构成的串联系统的可靠度为 R2 ；由两个单元构成的并联系统的可靠度为 2R-R2 ；由三个单元构成的 2/3(G)表决系统的可靠度为 3R 2-2R3 。10100 块 IC，在第 100 小时内失效数为 6 块，到第 101 小时失效 11 块，则该 IC 在 100小时的失

3、效概率密度是 6/100 ，失效率是 5/94 。 （给出分数形式即可） 。 （2 分）11产品的可靠度降低到 0.5 时，其工作时间称为 中位寿命 ，可靠度降低到 1/e 时，其工作时间称为 特征寿命 。12 (t)是一个比较常用的特征函数，它的单位用 1/h，也常用%/1000h 或 10-9/h，后者称为菲特（Fit） ， 100 万个器件工作 1000h 后只有一个失效率，即 1Fit。13失效率单位有三种表示方法：1/h 、%/1000h 、 （非特 Fit）10-9/h。通常可用每小时或每千小时的百分数作为产品失效的单位。对于可靠性要求特高的微电子器件产品，常用 Fit作为基准单位

4、，1 个非特所表示的物理意义是指 10 亿个产品，在 1 小时内只允许有一个产品失效，或者说每千小时内只允许有百万分之一的失效概率。14在 t=0 时，有 N=100 件产品开始工作，在 t=100 小时前有两个失效，而在 100-105 小时内失效 1 个，失效概率密度 f（100）=1/5*100，失效率 (100)=1/5*98，假如到 t=1000小时前有 51 个失效，而在 1000-1005 小时内失效 1 个，此时 f（1000）=1/5*100，(1000)=1/5*49。15一台电视机有 1000 个焊点，工作 1000 小时后检查 100 台电视机，发现有两点脱焊，则焊点的

5、失效率（t=0）为 (0)=2/1000*（10 5-0）=2*10-8/小时=20 非特一、简答和证明（满分 14 分）1） 什么是失效概率密度 f(t)？（2 分）2） 什么是失效率 (t)？（2 分）3） 已知失效概率密度 f(t)是失效概率 F(t)的微商，证明 f(t)和 (t)之间的关系式为。 （10 分）答题要点：1) 失效概率密度是指产品在 t 时刻的单位时间内发生失效的概率。2) 失效率是指在时刻 t 尚未失效的器件，在单位时间内失效的概率。3) 方法一：设 N 个产品从 t=0 时刻开始工作，到 t 时刻有 n(t)个产品失效，到 t+t 时刻有 n(t+t)个产品失效，则

6、失效率可表示为：于是即方法二：在 t 时刻完 好的产品，在t,t+t时间内失效的概率为：在单位时间内失效的概率为：显然事件 包含事件 ，即若事件 发生，则必导致事件 发生。所以有 )()()( tttt根绝概率的乘法公式 P（AB）=P(A)P(B|A)tNn)(t-(t F )(tf tn()-(t)-() (t)RNn(t)-(t)-Nn )t(-t)fF(t)-1f(t)|tPtttt|),(t tt得：)(| tPttPtttP 于是：)(),( ttFttt )(1)()(lim),(li00 tftRftPtFttt 二、 （满分 10 分）1) 设构成系统的单元的可靠度均为 R，

7、其寿命相互独立。分别推导出由两个单元串联和并联构成的系统的可靠度；(6 分)答题要点：1) 设两个单元的寿命分别为 ，系统的寿命为 。21,S则串联系统的可靠度为由于 R1=R2=R所以 RS=R2设并联系统的失效分布函数为 FS（t ）于是，并联系统的可靠度为 RS（t）=1-F(t)=R 2-2R第三章失效物理1微电子器件中热载流子的产生可以有 3 种方式，它们产生的载流子分别称为 沟道热载流子 、 衬底热载流子 和 雪崩热载流子 。 （3 分）21min1 , )(tPttttRsS21max1 )( ,)(tPtttFnisS2电迁移的失效模式一般可以有 3 种，分别为 短路 、 断路

8、 和 参数退化 。3目前公认的在 Si-SiO2 界面 SiO2 一侧存在的四种电荷为： 固定氧化层电荷 、 可动电荷 、 界面陷阱电荷 和 氧化层陷阱电荷 。4在外界热、电、机械应力作用下，发生在微电子器件内部及界面处的物理和化学变化及效应会引起器件的失效，因此称之为 失效物理 。5由于辐射使 DRAM 存储单元发生存储信息错误，称之为 软误差 。三、 （满分 20 分）1） 画图说明 pnp 晶体管中 Si-SiO2 界面的 Na+对反偏 BC 结漏电流的影响；（10 分）2） 右图是 Si-SiO2 界面存在 Na+，且 BC 结反偏时，反向漏电流虽反向电压的变化曲线，解释图中曲线 1、

9、曲线 2 的形成原因？（10 分）答题要点：1) 如下图所示，当氧化层中的 Na+全部迁移到 Si-SiO2 界面时，可以使 P 区表面反型，形成沟道漏电，引起器件击穿。半导体表面反型以后，反型层和原衬底之间构成一个 pn 结，叫场感应结（相对于掺杂过程所形成的冶金 pn 结） 。这样 npn 晶体管 BC 结的有效面积增大，实际结面积除了原来的冶金结外，还应该加上因表面电场感应的场感应结面积。所以，pn 结总的反向漏电流增大。2) 当施加反向偏压时，场感应结将产生反向漏电，但沟道的反向漏电是横向通过沟道并流入地端的，如图中箭头所示。由于 n 沟道很薄，存在较大的横向电阻，因此横向电流必将在沟

10、道中产生欧姆压降，结果是沟道各处的压降不一样。显然图中 B 点电压等于外加反向偏压，沿 y 轴的方向场感应结的压降将逐渐减小，直到 A 点电压降为零，因为对沟道电流有用的沟道为 BA 段。A 点会随着反向电压的增大而向右移动，所以又向沟道长度变大，楼电流变大，途中 OC 段。随着反向电压的增加，场感应结空间电荷区宽度逐渐加宽，由于沟道很薄，所以当反向电压增大到某一值 V 夹断 时，将会使 B 点的空间电荷区直接与硅表面接触，沟道被空间电荷区夹断，发向漏电不再随电压增大而增加，曲线 1 的 CD 段。反向电压继续增大结击穿，电流猛增，曲线 1 的 DE 段。如果 Si-SiO2 界面的 Na+很

11、多，使得表面反型层的电导率很高，因此尽管偏压很大，场感应结的空间电荷区也很难扩展到贵表面，不容易出现夹断现象，曲线 2。五、 （满分 16 分）1) 什么是热载流子效应？(4 分)2) 以 NMOS 管处于“开态”(V GS0,VDS0)为例，画图说明热载流子对阈值电压的影响；(8 分)3) 简述避免热载流子效应的措施。(4 分)答题要点：1） 能量比费米能级大几个 kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡状态，当其能量达到或超过 Si-SiO2 的界面势垒时（对电子注入为 3.2eV，对空学为4.5eV）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增

12、加或者波动，成为热载流子效应。2） NMOS 管处于“开态”时，热载流子主要是沟道热载流子。来源于沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越 Si-SiO2 的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大） ，因为栅上所加的正电压要有一部分用来抵销电子。3） 采用 LDD（ Lightly Doped Drain-Source）结构；改善栅氧化层质量，降低热载流子陷阱密度和俘获界面。五、简述题（10 分）4) 什么是热载流子效应？(4 分)5) 除了沟道热载流子外，还有哪两种热载流子？（2 分）6) 以

13、NMOS 管为例，简述沟道热载流子是如何产生的。(4 分)答题要点：1） 能量比费米能级大几个 kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡状态，当其能量达到或超过 Si-SiO2 的界面势垒时（对电子注入为 3.2eV，对空学为4.5eV）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。2） 衬底热载流子，雪崩注入热载流子。3） 沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越 Si-SiO2 的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大）

14、，因为栅上所加的正电压要有一部分用来抵销电子。六、 （满分 20 分）CMOS 工艺会存在闩锁效应，设 RS 和 RW 分别为 n 型衬底和 p 阱寄生的电阻， pnp 和 pnp 分别为寄生晶体管的共基极电流增益。1) 给出触发闩锁效应的条件；(6 分)2) 至少给七种抑制闩锁效应的措施，并给出每种措施所改变的参数。(14 分)答题要点：1）a 两个发射节正偏b 1pnc IpowerI 维持2）(1) 均匀其充分设计阱和衬底的接触 减小 RS,RW；(2) 采用保护环 减小 RS,RW；(3) 埋层 减小 Rw,npn；(4) 采用外延层 减小 RS；(5) 采用伪收集器收集由横向 pnp

15、 发射极注入的空穴，阻止纵向 npn 的基极注入，从而有效地减小 npn；(6) PMOS 管尽可能离 P 阱远些 减小 pnp；(7) 增加阱深 减小 pnp；(8) 采用 SOS 工艺。二、 （满分 14 分）4） 半导体集成电路一般为什么采用金属铝所谓互连线？（4 分）5） 金属铝作为互连线有何缺点？（3 分）6） 以金属铝为例说明什么是电迁移？（3 分）7） 说明电迁移产生的原因。 （4 分）答题要点：a) 导电率高；可与贵材料形成低阻值的欧姆接触；与 SiO2 等介质具有良好的粘附性；便于加工。b) 性软，机械强度低，易于划伤；化学性能活跃，易受腐蚀；高电流密度下抗电迁移能力差。c)

16、 铝条内有一定电流通过时，金属离子会沿导体会产生质量的运输，其结果会是导体的某些部位产生空洞或者晶须（小丘） ，这就是电迁移现象。d) 外因：温度高，电流密度大；内因：金属薄膜导体因结构的非均匀性，存在一定的空位浓度，金属离子通过空位而动，但是是随机的，当有外力作用时会产生定向运动。六、简答及分析题（20 分）1）简述集成电路采用金属铝作为互连线的优缺点；（7 分）2）以铝为例，说明什么是电迁移现象？（3 分）3）简述点迁移的产生原因（内因、外因） ；（4 分）4）影响电迁移的因素之一是布线的几何尺寸，简要说明铝线的长度，宽度和由电迁移决定的寿命之间的关系？（6 分）答题要点：1） 优点：a

17、导电率高；b 可以硅材料形成低阻值的欧姆接触；c 与 SiO2 等介质具有良好的粘附性；d 便于加工。缺点：a 性软，机械强度低，容易划伤；b 化学性能活跃，易受腐蚀；c 抗电迁移能力差。2） 当铝条内有一定电流通过时，金属离子会沿导体产生质量的输运，其结果会使导体的某些部位产生空洞或晶须（小丘） 。3） 外因：高温或者即使在低温如果电流密度较大时，都会发生电迁移。内因：金属薄膜导体结构的非均匀形式的导体内从在一定的空位浓度，金属离子通过空位而动，但是随机的，当存在外力时会发生定向运动。4） a 铝线的长度增加，寿命变短；b 线宽比材料晶粒直径大时，线宽愈大，寿命愈长；c 线宽和金属晶粒直径相

18、近时，线宽变窄，寿命变长。五、 （满分 16 分）下图为一 CMOS DRAM 存储单元的剖面图。3） 画出其对应电路图，并说明其工作原理；（7 分）4） 利用该图说明什么是软误差以及其对 DRAM单元的影响机理；（6 分）5） 如何减小或避免软误差的影响？（3 分）答题要点：1）多晶硅 2 为门控 MOS 的栅，即字线，多晶硅 1 接固定正电位，使其下形成反型层，同时形成 PN 结，结电容即为存储单元的电容。当字线接“1”时，多晶硅 2 下面的硅也反型，是多晶硅 1 下面的反型层和漏相连。如果漏（位线接“1” ，则反型层电位上升，电容上的存储电荷增加，即表示存入“1” ，相反，则反型层电位下

19、降，电容存储电荷减小，即表示存入的是“0” 。2） 射线等高能粒子束使 DRAM 的存储单元产生错误，称为软误差。器件封装材料中含有微量元素铀等放射性物质，它们衰变时会产生高能 射线，自然界辐射中也存在的 射线， 具有较强的穿透能力，可以进入硅中，产生电子- 空穴对，空穴会经衬底溜走，而电子流向硅内，当 DRAM 存“1”时，其高电位的势阱俘获电子，使存储的“1”变为“0” ，3）提高封装材料的纯度；芯片表面涂阻挡层；增加存储单元单位面积的电荷存储量。七、 （满分 14 分）1） 在 CMOS 电路中为什么要考虑栅氧击穿？(4 分)2） 说明栅氧击穿的分类；(6 分)3） 简述栅氧击穿的机理。

20、(4 分答题要点：1) a 器件特征尺寸不断缩小，栅氧化层不断减薄，要求介质承受电场强度不断增加；b IC 集成度不断提高，芯片上的器件增多，栅氧化层总面接增大，存在缺陷的概率增加。2) （1）瞬时击穿a 本征击穿：芯片一加电压，电场强度超过介质材料所能承受的临界电场，介质因电流很大，马上击穿。b 非本征击穿：局部氧化层厚度较薄，或存在空洞、裂缝、杂质等造成介质击穿。（2）与时间有关的介质击穿（TDDB ）：施加电场低于栅氧本征击穿场强，未引起本征击穿，但经历一定时间后发生了击穿，原因是氧化层内产生并积累缺陷/陷阱。3) 分为两个阶段第一阶段为积累/建立阶段：在电应力作用下，氧化层内部及 Si

21、-SiO2 界面处发生缺陷（陷阱、电荷）的积累，使局部电场增强第二阶段为快速逸溃阶段：当第一阶段的缺陷积累达到某一程度，使局部电场达到某一临界值，便转入第二阶段，氧化层迅速击穿。第四章 失效分析1电子产品在以应用时，往往会因为各种 偶然因素 而失去规定的功能，即所谓 失效 。 （2 分）6失效丧失功能或降低到不能满足规定的要求。7失效模式失效现象的表现形式，与产生原因无关。如开路、短路、参数漂移、不稳定等8失效机理失效模式的物理化学变化过程，并对导致失效的物理化学变化提供了解释。如电迁移开路，银电化学迁移短路9应力驱动产品完成功能所需的动力和加在产品上的环境条件。是产品退化的诱因。一失效机理概

22、念及定义： 过电应力(EOS) 元器件承受的电流、电压应力或功率超过其允许的最大范围。 静电放电(ESD) 处于不同静电电位两个物体间的静电电荷的转移就是静电放电。这种静电电荷的转移方式有多种，如接触放电、空气放电，静电放电一般是指静电的快速转移或泄放。 闩锁效应(Latch-up)IC 由于过电应力触发内部寄生晶体管结构而呈现的一种低阻状态，这种状态在触发条件去除或中止后仍会存在。 辐射损伤在自然界和人造辐射环境中，各种带电或不带电的高能粒子（如质子、电子、中子）以及各种高能射线（X 射线、 射线）对 IC 造成的损伤。 氧化层电荷IC 中存在与氧化层有关的电荷，包括固定氧化层电荷Qf、可动

23、电荷 Qm、界面陷阱电荷和 Qit 氧化层陷阱电荷 Qot 。 热载流子(HC) 指其能量比费米能级大几个 kT 以上的载流子，这些载流子与晶格不处于热平衡状态，当其能量达到或超过 Si-SiO2 界面势垒时便会注入到氧化层中，产生界面态，氧化层陷阱或被陷阱所俘获，使氧化层电荷增加或波动不稳，这就是载流子效应。由于电子注入时所需要能量比空穴低，所以一般不特别说明的热载流子多指热电子。双极器件与 MOS器件中均存在热载流子注入效应。 栅氧击穿 在 MOS 器件及其 IC 电路中，栅极下面存在一薄层 SiO2，此即统称的栅氧（化层） 。栅氧的漏电与栅氧质量关系极大，漏电增加到一定程度即构成击穿，导

24、致器件失效。 与时间有关的介质击穿(TDDB)是指施加的电场低于栅氧的本征击穿场强，并未引起本征击穿，但经历一定时间后仍发生击穿现象。这是由于施加应力过程中，氧化层内产生并聚集了缺陷（陷阱）的原因。 电迁移(EM) 当器件工作时，金属互连线的铝条内有一定电流通过，金属离子会沿导体产生质量的运输，其结果会使导体的某些部位出现空洞或晶须（小丘） ，这即电迁移现象。 应力迁移(SM)铝条经过温度循环或高温处理，由于应力的作用也会发生铝条开路断裂的失效。这时空洞多发生在晶粒边界处，这种现象叫应力迁移，以与通电后铝条产生电迁移的失效区别。铝条愈细，应力迁移失效愈严重。 键合失效是指金丝和铝互连之间的键合

25、失效。由于金-铝之间的化学势不同，经长期使用或 200以上高温储存后，会产生多种金属间化合物，如紫斑、白斑等。结果使铝层变薄，粘附性下降，造成半断线状态，接触电阻增加，最后导致开路失效。 在 300高温下还会产生空洞，即柯肯德尔效应，这种效应是在高温下金向铝中迅速扩散并形成化合物，在键合点四周出现环形空洞，使铝膜部分或全部脱离，形成高阻或开路。 PN 结穿钉是指在长期电应力或突发的强电流的作用下， 在 PN 结处局部铝-硅熔融生成合金钉，穿透 PN 结，造成 PN 结短路的现象。 腐蚀失效许多 IC 是用树脂包封的，然而水汽可以穿过树脂体和引脚-树脂界面到达铝互连处，由水汽带入的外部杂质或从树

26、脂中溶解的杂质与金属铝作用，使铝互连线发生化学腐蚀或电化学腐蚀。二金属化电迁移解释在外电场作用下，金属离子受到两种力的作用: 一种是电场力，使金属离子由正极向负极移动； 另一种是导电电子和金属离子间相互碰撞发生动量交换而使金属离子受到与电子流方向一致的作用力，金属离子由负极向正极移动，这种作用力俗称“电子风”。 对铝、金等金属膜，电场力很小，金属离子主要受电子风的影响，结果使金属离子与电子流一样朝正极移动，在正极端形成金属离子的堆积，形成小丘，而在负极端产生空洞，使金属条断开。金属的腐蚀解释 当金属与周围介质接触时，由于发生化学反应或电化学作用而引起金属的破坏叫做金属的腐蚀。 金属的腐蚀现象十

27、分普遍，在电子元器件中，外引线及封装壳内的金属因化学反应或电化学作用引起电性能恶化直至失效。银离子迁移 银的迁移是一种电化学现象，在具备水份和电场的条件时发生。过应力 电应力-电源输出输入的电流、电压超过规定的最大额定值 热应力-环境温度、壳温、结温超过规定的最大额定值 机械应力-振动、冲击、离心力超过规定的最大额定值CMOS 电路闩锁失效 闩锁（latch-up）是指 CMOS 电路中固有的寄生可控硅结构被触发导通，在电源和地之间形成低阻大电流通路的现象。 MOS 集成电路使用的主要失效机理 条件-在使用上 VDD(VI;VO) VSS；或电源端到地发生二次击穿。 危害-一旦导通电源端产生很

28、大电流，破坏性和非破坏性 失效特点-电现象内部失效判别。ESD 失效机理解释 处于不同静电电位的两个物体间发生的静电电荷转移就形成了静电放电，这种静电放电将给电子元器件带来损伤，引起产品失效。 电子元器件由静电放电引发的失效可分为突发性失效和潜在性失效两种模式。 突发性失效是指元器件受到静电放电损伤后，突然完全丧失其规定的功能，主要表现为开路、短路或参数严重漂移。 潜在性失效是指静电放电能量较低，仅在元器件内部造成轻微损伤，放电后器件电参数仍然合格或略有变化。但器件的抗过电应力能力已经明显削弱，再受到工作应力后将进一步退化，使用寿命将明显缩短。 过电压场致失效 发生于 M0S 器件，包括含有

29、MOS 电容或钽电容的双极型电路和混合电路； 过电流热致失效 多发生于双极器件，包括输入用 pn 结二极管保护的 MOS 电路、肖特基二极管以及含有双极器件的混合电路。实际发生哪种失效，取决于静电放电回路的绝缘程度。 如果放电回路阻抗较低，绝缘性差，元器件往往会因放电期间产生强电流脉冲导致高温损伤，这属于过电流损伤 如果放电回路阻抗较高，绝缘性好，则元器件会因接受了高电荷而产生高电压，导致强电场损伤，这属于过电压损伤塑封器件“爆米花效应” （分层效应）“爆米花效应”是指塑封器件塑封材料内的水份在高温下受热发生膨胀，使塑封料与金属框架和芯片间发生分层，拉断键合丝，发生开路失效或间歇失效。芯片焊接

30、缺陷导致热烧毁的主要原因 界面空洞 热疲劳键合失效机理金铝化合物失效解释金和铝键合，在长期贮存和使用后，因化学势不同，它们之间能生成 AuAl2，AuAl ， Au2Al，Au5Al2，Au4Al 等金属间化合物（IMC ） 。这几种 IMC 的晶格常数、膨胀系数、形成过程中体积的变化、颜色和物理性质是不同的，且电导率较低。AuAl2、Au5Al2 、Au4Al 呈浅金黄色，AuAl2 呈紫色，俗称紫斑， Au2Al 呈白色，称白斑。在键合点处生成了 AuAl 间 IMC 之后，键合强度降低、变脆开裂、接触电阻增大，器件出现性能退化或引线从键合界面处脱落导致开路。柯肯德尔效应（Kirkenda

31、ll） 在 AuAL 键合系统中，若采用 Au 丝热压焊工艺，由于高温（300以上） ，金向铝中迅速扩散，金的扩散速度大于铝扩散速度，结果出现了在金层一侧留下部分原子空隙，这些原子空隙自发聚积，在金属间化合物与金属交界面上形成了空洞，这称为柯肯德尔效应。 当柯氏效应空洞增大到一定程度后，将使键合界面强度急剧下降，接触电阻增大，最终导致开路。金属半导体接触失效解释 欧姆接触，肖特基接触 铝硅接触尖峰或溶坑 在高温加电时扩散和迁移同时存在 铝在硅中扩散, 形成尖峰，发射极 PN 结短路 硅在铝中扩散，接触面空洞开路 GaAs 器件的主要失效原因措施:难熔多层金属化如 PtSiTi/W-Al氧化层击

32、穿 离子感应 隧道效应 与时间有关的介质击穿 氧化层缺陷击穿- 早期失效氧化层电荷 固定氧化层电荷- 不影响稳定性 可动离子电荷- 影响(主要 Na+离子沾污) 介面陷阱电荷- 影响(主要是电离辐射) 氧化层陷阱电荷- 参数漂移(热电子注入是其形式之一)1失效分析的目的 找出失效原因 追溯产品的设计（含选型）制造使用、管理存在的不良因素 提出纠正措施，预防失效的再发生，改进管理 提高产品可靠性，降低全寿命周期成本3高温和高温电偏置试验。被分析的元器件如果属于漏电流大或不稳定、增益低的情况，为了证实芯片表面是否被污染，一般将元器件进行高温烘烤，并对比烘烤前后的有关性能。讲述其体做法。4以失效分析

33、为目的的电测技术 连接性测试 待机电流测试 正常电源电压作用下，无信号输入时的集成电路的电源电流叫待机电流。好坏电路的待机电流的比较是确定失效原因和确定失效分析后续步骤的重要依据。如待机电流偏大，则说明芯片内部有局部漏电区域，应采用光辐射显微镜（EMM）做漏电区失效定位；如电流偏小，则说明芯片内部电源端或地端相连的部分金属化互连线或引线有开路；如电流为 0，说明芯片与电源端或地端相连的金属化互连线或引线有开路。开路失效可试用 X 射线透视和开封镜检进行分析。 端口测试 由于 ESD 保护电路广泛用于 CMOS 电路，电源端对输入 /输出端以及输入/输出端对地端可等效为两个串联的二极管图，而 C

34、MOS 电路的内电路的输入端为 MOS 器件，由 MOS 器件栅极的绝缘性，各端口对地端/电源端以及电源端对地端的正常 I-V 特性类似于二极管的 I-V 特性。测量并比较好坏电路各端口对地端或对电源端 I-V 特性，可确定失效端口。也可对好坏电路各端口对地端或电源端作正反向的电阻测量，确定失效端口。5无损失效分析技术 定义为不必打开封装对样品进行失效定位和失效分析的技术。 电测技术 X 射线透视技术和反射式扫描声学显微技术（ C-SAM）6以测量电压效应为基础的失效分析定位技术 集成电路复杂性决定了失效定位在失效分析中的关键作用。打开封装后，用显微镜看不到失效部位时，就需对芯片进行电激励，根

35、据芯片表面节点的电压、波形或发光异常点进行失效定位。 扫描显微镜的电压衬度像 芯片内部节点的波形测量7以测量电流效应为基础的失效分析定位技术显微红外热像分析技术液晶热点检测技术光发射显微分析技术8失效分析技术 以失效分析为目的的电测技术、无损失效分析技术、样品制备技术、显微形貌像技术、以测量电压效应为基础的失效分析定位技术、以测量电流效应为基础的失效分析定位技术、电子元器件化学成分分析技术、9IC 失效原因 过电应力(EOS) /静电放电(ESD) 、工艺缺陷、结构缺陷及材料缺陷过电应力和塑封器件的分层是 IC 在使用过程中最常见的失效原因；第五章 可靠性设计1微电路常规可靠性设计技术包括 冗

36、余设计 、 降额设计 、灵敏度设计和中心值优化设计。2内建可靠性及其技术特点？四、 （满分 14 分）2) 什么是元件灵敏度 S，给出其数学表达式？(3 分)3) 什么是相对灵敏度 SN，给出其数学表达式？ (3 分)4) 计算由图中输出电压 uo 对电阻 R1，R 2 的元件灵敏度和相对灵敏度。 (8 分)答题要点：a) 元件灵敏度 S 是指电路特性参数 T 对 元器件值 X 绝对变化的灵敏度，即为T 对 X 的变化率。).(b) 相对灵敏度 SN 是指电路特性 T 对元器件值 X 相对变化的灵敏度。R1 3R1 1ui =1V uo 10),().(XTSSNc)1可靠性设计中，经常采用的

37、两种常规设计方法是 降额设计 和 冗余设计。第六章 工艺可靠性1不考虑电流集边效应，纵向 npn 管的发射极处的接触为 垂直 型接触，基极处的接触为 水平 型接触，集电极处的接触为 垂直 型接触；MOS 管的源极接触为 水平 型接触。(4 分)2金属-半导体的接触按照电流流过界面层后在半导体内的流动方向可分为 垂直 型和 水平 型。3正态分布标准偏差 的大小反映了参数的分散程度， 越小，工艺参数的分布越集中。4标准偏差 一方面代表了工艺参数的集中程度，同时也反映了该工序生产合格产品能力的强弱。对正态分布，绝大部分参数值集中在 3 范围内（对应 6） ，其比例为 99.73%，代表参数的正常波动

38、范围幅度。因此通常将 6 成为工序能力。5工业生产中通常采用工序能力指数评价生产工艺水平。8工序能力指数 Cp 来表示工艺水平满足工艺参数规范要求的程度。实际工序能力指数 Cpk 值实际上直接反映了工艺成品率的高低，因此定量地表征了该工序满足工艺规范要求的能力。现代工业生产对工序能力指数提出了 Cp 不小于 2、Cpk 不小于 1.5 的要求，以保证工艺不合格率不大于 3.4PPM。9工艺参数遵循正态分布，绝大部分参数值集中在 3 范围内，其比例为 99.73%。因此通常将 6 称为工序能力。 6 的范围越小，表示该工序的固有能力越强。10元器件内在质量和可靠性的核心评价技术：工序能力指数 C

39、pk、工艺过程统计受控状态分析 spc、产品出厂平均质量水平 ppm。11传统的参数测试和可靠性试验方法已不能适应现代元器件产品质量和可靠性评价的要求，需要从设计和制造角度保证和评价元器件的内在质量和可靠性。12只有能力很强的生产线在稳定受控的条件下才能生产出内在质量好可靠性高的产品。工艺过程能力的强弱用工序能力指数 cpk 定量评价。过程是否稳定受控用 spc 技术进行定量分析。13采用 PPM 技术评价出厂产品的平均质量，能综合反映产品的设计和制造水平。14产品生产厂家在生产过程中采用 SPC、Cpk、PPM 分析、评价技术可以保证生产出内在质1603)(10),(),(, 163)(),

40、(, 222 21122121 RuRuSSuuSRRiooN iiooi量高的产品。生产方向用户提供电子产品时，不但要通过参数测试和试验来证明产品满足规范要求，还要应用和要求，提交 SPC、Cpk、PPM 数据，证明提供的产品具有较高的质量和可靠性。15对生产过程进行统计质量控制和评价时涉及到确定关键工序、确定关键工艺参数、实验设计和工艺条件的优化确定、工艺参数数据的采集、工序能力评价、统计过程控制状态和统计分析工具的应用等几方面的工作。16Cpk 评价的是工艺总体水平，而不是一次操作的具体情况。因此，在日常生产过程中，不需要将工序能力指数评价作为每天比做的常规工作，可以隔一段时间观察一次变

41、化情况。17工序能力指数评价是用有限的工艺参数数据推算工艺水平的，包括工艺成品率水平。尽管采用的工艺参数数据可能都满足规范要求，但是可以由这些数据推算出工艺的不合格率。18在生产中如何确定关键工艺参数以及对工艺参数规范的合理要求是一个关键问题，也是正确计算工序能力指数的前提条件。196 设计是指工艺规范要求的范围为6，同时以工艺参数分布中心 与参数规范中心T0 偏移为 1.5 作为参考条件的，将实现 6 设计要求时的工艺不合格品率 3.4PPM 作为6 的设计目标。目前，6 设计要求代表了国际上现代工业生产对工序能力指数的高标准要求。20提高工序能力指数和实现 6 设计目标的要求是一致的，基本

42、途径有三条：减小工艺参数分布的标准偏差；使工艺参数分布的均值尽量与规范要求中心值靠近；扩大工艺规范要求的范围。21工艺的起伏变化是不可避免的。如果工艺的起伏变化完全是由随机原因引起的，不存在异常原因，则称工艺处于统计受控状态。只有在统计受控的条件下，才能生产出内在质量好、可靠性高的产品。22工艺是否处于统计受控状态与工艺参数是否满足规范要求是两类不同的问题。23采用 SPC 技术可以定量评价工艺是否处于统计受控状态。 SPC 分析的核心技术是控制图。第七章 可靠性试验1抽样方案 和 批产品不合格率 决定该批产品被接收的概率，表征接收概率和产品不合格率关系的曲线称为 OC 曲线，又称为 接收概率

43、曲线。 （4 分）21什么是可靠性增长试验和老炼试验？；(4 分) 可靠性增长试验是为暴露产品的可靠性薄弱环节，对产品施加特定的强应力，使其失效，依据失效机理确定产品的可靠性薄弱环节，实施改进措施，然后对该机后的产品施加新的应力，寻找新的薄弱环节。随着试验的不断进行，产品的可靠性逐步增长； 老炼试验是使产品的微结构进入稳定状态，以便使产品工作状态具有设计者赋予的稳定功能。筛选试验目的是剔除不合格和早期失效产品，使其处于浴盆曲线的早期失效期与偶然失效期的交界。1开路的可能失效机理有过电应力（EOS）损伤、金属电迁移、金属化的电化学腐蚀、压焊点脱落、CMOS 电路的闩锁效应、塑封器件的爆米花效应等

44、2漏电和短路可能的失效机理有静电放电（EOS）损伤、颗粒引发短路、介质击穿、pn 结微等离子击穿、Si-Al 互融3参数漂移可能的失效机理有封装内水汽凝结、介质的离子沾污、辐射损伤、欧姆接触退化、金属电迁移4辐射对电子元器件的影响：参数漂移、软失效5按电测结果分类，失效模式可分为：开路、短路或漏电、参数漂移、功能失效。6失效分析技术的延伸：进货分析作用：选择优质的进货渠道，防止假冒伪劣元器件进入整机生产线；良品分析的作用：学习先进技术的捷径；破坏性物理分析（DPA）：失效前的物理分析7失效分析的一般程序：收集失效现场证据；电测并确定实现模式；非破坏检查；打开封装；镜检；通电并进行失效定位；对失

45、效部位进行物理化学分析，确定失效机理；综合分析，确定失效原因，提出纠正措施。8收集失效现场数据 作用：根据失效现场数据估计失效原因和失效责任方，根据失效环境：潮湿、辐射，根据失效应力：过电、静电、高温、低温、高低温，根据失效发生期：早期、随机、磨损；失效现场数据的内容。9水汽对电子元器件的影响：电参数漂移、外引线的腐蚀、金属化腐蚀、金属半导体接触退化10失效应力与失效模式的相关性：过电：pn 结烧毁、电源内引线烧毁、电源金属化烧毁，静电：mos 器件氧化层击穿、输入保护电路潜在损伤或烧毁， 热：键合失效、Al-Si 互溶、pn 结漏电， 热电：金属电迁移、欧姆接触退化， 高低温：芯片断裂、芯片

46、粘结失效， 低温：芯片断裂11失效发生期与失效机理的关系：早期失效：设计失误、工艺缺陷、材料缺陷、筛选不充分随机失效：静电损伤、过电损伤，磨损失效：原器件老化；随机失效有突发性和明显性；早期失效和磨损失效有时间性和隐藏性12以失效分析为目的的电测技术：电测在失效分析中的作用：重现失效现象，确定失效模式，缩小故障隔离区，确定失效定位的激励条件，为进行信号寻迹法失效定位创造条件；电测得种类和相关性：连接性失效、电参数失效、功能失效13电子元器件失效分析的简单实用测试技术：连接性测试：万用表测量各管脚对地端/电源端/另一管脚的电阻，可发现开路、短路和特性退化的管脚。电阻显著增大或减小说明有金属化开路

47、或漏电部位。待机电流测试：所有输入端接地（或电源） ，所有输出端开路，测电源端对地端电流，待机电流显著增大说明有漏电失效部位，待机电流显著减小说明有开路失效部位。14电子元器件失效分析的简单实用测试技术：各端口对地/电源端的漏电流（或 i-v）测试，可确定失效管脚；特性异常与否用好坏特性比较法确定。15由反向 I-V 特性确定失效机理：直线为电阻特性， pn 结穿钉，属严重 EOS 损伤；反向漏电流随电压缓慢增大，pn 结受 EOS 损伤或 ESD 损伤；反向击穿电压下降，pn 结受 EOS损伤或 ESD 损伤；反向击穿电压不稳定，芯片断裂，芯片受潮；高温储存试验可区分离子沾污和过电应力损伤试

48、验。16无损失效分析技术：无损分析的重要性（从质检和失效分析两方面考虑） ；X 射线透视技术：用途：观察芯片和内引线的完整性；反射式声学扫描显微技术：观察芯片粘结的完整性，微裂纹，芯片断裂，界面断层17模拟失效分析技术：定义：通过比较模拟试验引起的失效现象与现场失效现象确定失效原因的技术；模拟试验的种类：高温存储、潮热、高低温循环、静电放电、过电试验、闩锁试验等18样品制备技术：打开封装、去钝化层、去层间介质层、抛切面技术、去金属化层；增强可视性和可测试性；风险及防范：监控19去层间介质：作用 多层结构芯片失效分析；方法：反应离子腐蚀；特点：材料选择性和方向性；结果20以测量电流效应为基础的失效定位技术：红外热像技术 用途：热分布图、定热点；光发射显微镜 用途：微漏电点失效定位，栅氧化层缺陷，pn 结缺陷，闩锁效应；电子束感生电流像 用途：pn 结缺陷21聚焦离子束技术 用途：制备