1、xxxxxx 大学实验报告课程名称：EDA 技术试验 实验名称：7 段数码显示译码器的 VHDL 设计学号：xxxxxxxx 姓名：xxx指导教师评定：_ 签名：_一、实验目的1、学习7段数码显示译码器的设计;2、学习多层次设计方法。3、了解使用 VHDL 表达和设计电路的方法和学习多层次设计方法.2、实验仪器:计算机一台,Quartus 2 软件三、实验步骤:1、新建一个文件夹,打开 Quartus 2软件,选择 FILE-NEW 菜单,在弹出的 NEW 对话框中选择 DEVICE DESGIN FILE 页的原理图文件编辑器输入项 VHDL FILE,按确定键打开 VHDL编辑器窗口;2、
2、在 VHDL 编辑器窗口输入2选1多路选择器的 VHDL 描述;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DecL7S ISPORT(A :IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) );END;ARCHITECTURE one OF DecL7S ISBEGINPROCESS(A)BEGINCASE A(3 DOWNTO 0) ISWHEN “0000”=LED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7SLED7S NULL;END CASE;END PROCESS;END;3、打开波形编辑器,分别运行 2 选 1 多路选择器,观察他们的输出波形：4、调出 VHDL 描述产生的2选1多路选择器的原理图.点击 TOOLS-NELIST VIEWERS-RTL VIEWERS,即调出 VHDL 描述产生的2选1多路选择器的 RTL 电路图,如下所示:四、实验小结通过本次实验，基本上掌握了7段数码显示译码器的设计，了解了使用 VHDL 表达和设计电路的方法和学习多层次设计方法。
