FM1288中文数据手册.pdf

1、 1 FM-1288 高性能汽车免提语音 处 理器 2 产前信息 本文件包含一个试制产品信 息。规格和试生产资料如有更改恕不另行通知 。 富迪 科技有限 公司的产品并不是为了挽救生命或维持生命的应用 。 因此， 如果这样使用的话 迪 科技有限 公司不承担任何责任 。 富迪的产品 有 富迪的书面批准才能 用于生命支持设备或系统 。 如果有这样的组件故障可合理预期会导致该生命支持设备或系统的失效，或影响的设备或系统的安全性或有效性。生命支持设备或系统的目的是植入人体，或支持和 /或维持和维持和 /或保护人类生活 。 如果他们失败了， 这个 假设合理，用户或其他人的健康可能会受到威胁。 在此我们拒绝

2、任何形式的担保，但不限于保证不侵权， 还 包括 对于电路说明和图表说明。 Fortmedia, SAM, ForteVoice, Fortmedia and SAM logos are trademarks of Fortmedia, Inc. All other trademarks belong to their respective companies. Copyright 2012 Fortmedia all rights reserved 3 目录 1. 简介 . 9 1.1概述 . 9 1.2个主要特点 . 9 1.3引脚配置（ LQFP） 10 1.4设备终端功能 11 1.5内

3、部硬件框图 14 1.6系统应用程序框图 15 2. 功能描述 17 2.1概述 17 2.2串行 EEPROM 接口（引脚 15， 16） 17 2.3 UART接口（引脚 12， 13） 22 2.4 IIC兼容串行接口 -SHI（引脚 23， 24） . 24 2.5数字语音数据接口（引脚 8， 9， 10,11） 25 2.5.1 PCM接口主从 26 2.5.2 IIS接口 28 2.6 ADC（引脚 39， 40， 41， 42， 43， 44） 33 2.7 DAC（ 引脚 1， 3， 47， 48） . 34 2.8操作模式 35 2.9电 STAP选项（引脚 17） 37 2

4、.10静音控制和指示（引脚 20， 21） 37 2.11扬声器音量控制（引脚 25， 26） 38 2.12系统时钟输入和产生（引脚 27， 28） 38 2.13旁路模式（引脚 14） 39 3.通过 EEPROM， UART， SHI访问 fm1288 40 3.1访问通过 EEPROM . 41 3.2 通过 实例访问 EEPROM . 42 3.3通 过 UART访问 . 43 3.5通过 SHI访问 44 3.6个例子通过施 44 4. 电气和时序规范 44 4.1绝对最大额定值 45 4.2推荐操作条件 45 4.3直流特性 46 4 4.4交流特性 47 4.5时序特性 49

5、5. 语音处理器性能细节 52 6. 引脚定义细节 53 7. 封装 尺寸（ LQFP） 55 8. 订货信息 56 附录 I：操作所需的外部元件 . 57 参考 . 59 5 状态信息 本产品数据表的状态是产品信息。 预报 关于富迪产品开发设计人员的信息。文档中指定的所有值都是设计的目标值。如果指定的最小值和最大值，仅作为指导到最终规格的限制，并且不能被视为最终的值 。 所有的详细规格，包括引脚电气规格没有通知 情况下也 可 能被 富迪改变 。 预生产信息 引脚和机械尺寸规格定稿。文档中指定的所有值都是设计的目标值。如果指定的最小值和最大值，仅作为指导到最终规格的限制，并且不能被视为最终的值

6、 。 所有电气规格没有通知 也可能被 富迪改变。 产品资料 最终数据表，包括保证最小和最大限度的电气规格。产品数据表取代所有以前的文件版本。 注意 每个案例已经确保这个数据表内容的准确性，富迪不能接受任何错误的责任。富迪有权对其产品作为其发展计划的一部分，使技术的变化。6 图解 图 1： LQFP 引脚配置 9 图 2：集成电路的硬件框图 13 图 3：例如蓝牙应用框图 14 图 4 ： fm-1288 例如 表格 1 单独的最小系统 15 图 5：例如 UART 协议 22 图 6： 异步数据传输（ TX 和 RX） 22 图 7：石数据传送指令协议 .23 图 8：石命令序列 .24 图

7、9： IIS 的下降沿锁存， LRCK 高左声道， 1 个周期的延迟 27 图 10： IIS 的下降沿锁存， LRCK 高左声道， 0 个周期的延迟 28 图 11： IIS 的下降沿锁存， LRCK 高为右声道， 1 个周期的延迟 .28 图 12： IIS 的下降沿锁存， LRCK 高为右声道， 0 个周期的延迟 .29 图 13： IIS 的上升沿锁存， LRCK 高左声道， 1 个周期的延迟 .29 图 14： IIS 的上升沿锁存， LRCK 高左声道， 0 个周期的延迟 .30 图 15： IIS 的上升沿锁存， LRCK 高为右声道， 1 个周期的延迟 .30 图 16： II

8、S 的上升沿锁存， LRCK 高为右声道， 0 个周期的延迟 .31 图 17：模拟到 数字转换器框图 .32 图 18：数字模拟转换器框图 .33 图 19：状态转换图 35 图 20：访问 fm1288 .39 图 21：命令输入数据模式 .39 图 22：上电，复位，掉电和循环定时 .49 图 23：主时钟（ MCLK）定时 50 图 24：定时 .50 图 25： 48 引脚 LQFP 封装图和尺寸 54 图 26：外部晶体振荡器作为时钟源 .56 7 表格 表 1： SHI 开始 和停止数据转换 .23 表 2： SHI 命令名 .24 表 3： SHI 命令字节格式 24 表 4：

9、 SHI 命令字节 点定义 24 表 5：数字语音数据接口（引脚 8， 9， 10， 11） .25 表 6： ADC mic_in 和 line_in PGA 控制 32 表 7： DAC line_out 和 spk_out PGA 控制 .33 表 8：带选择引脚选择操作模式 36 表 9：命令项 39 表 10：访问通过 EEPROM 实例 41 表 11：访问通过 UART 实例 42 表 12：命令符号 43 表 13：访问通过 SHI 实例 .43 表 14：绝对最大额定值 44 表 15：推荐工作条件 .44 表 16：直流特性 .45 表 17：交流特性 .46 表 17：

10、ADCADC PGA (MIC0_IN, MIC1_IN, LINE_IN) 47 表 19: DAC PGA (LINE_OUT, SPK_OUT). 47 表 20：时序特性 .48 表 21：语音处理器的性能细节 51 表 22：引脚说明 .52 表 23：可用的软件包和温度等级 .55 表 24：外部组件的建议 56 表 25：术语 .58 表 26：相关文件 .58 8 文献史 9 1. 简介 fm1288是富迪的系统芯片（ SOC）的新一代汽车免提应用解决方案，提供高性能的语音处理。 它 利用 声学回声抵消 原理为 车辆和个人导航设备免提语音通信噪声抑制提供的 专业 单麦克风和回声

11、消除技术。 1.1 概述 结合最新的技术，为富迪去除环境噪声的声学回声，在各种嘈杂的汽车环境fm1288最 大清晰度 的 保留自然的声音。兼容广泛的主机处理器和蓝牙设备设计，便于 fm1288语音处理器的设计系统集成。 fm1288 提供系统设计的灵活 性，自定义每个处理模块和微调算法 为 制造商的汽车模型舱或免提通信设备 提供 独特的需求和声学路径特性 。 1.2 个主要特点 高度集成的 SOC 数字信号处理器（ DSP）的硬件加速器， RAM和 ROM， O 3 ADC（模拟数字转换器） 2的 DAC（数模转换器）输出差分 I/O 所有类似物来改善噪声免疫力 2芯片上模拟麦克风输入 O I

12、IC兼容串行（石）和串口控制接口主机处理器 IIS兼容和 PCM数据接口或者蓝牙主机处理器 内置 PLL支持高度灵活的时钟输入输出可以作为协处理器或作为独立的处理器 高性能 先进的声学回声抵消和噪声 抑制算法 用于在车辆应用中的鲁棒全双工 保留语音自然度和汽车环境的有效 宽带（高清语音）和窄带语音处理 明亮的声音增强（ BVE）下行听力提高 动态范围控制（ DRC）范围控制 均衡（ EQL）在上行链路和下行链路话音路径 线路信号路径的自动增益控制（ AGC） 配置处理模块性能的非侵入性的运行时性能优化通过 UART、 IIC 兼容端口 运行时间的处理方式和各种旁路模式的双麦克风增强噪声抑制模式

13、之间切换 48引脚 LQFP封装， 军工 级 10 1.3 引脚配置（ LQFP） LQFP 引脚配置视图 1 11 1.4 设备终端功能 12 13 14 1.5 内部硬件框图 图 2：集成电路硬件框图 15 1.6 系统应用程序框图 图 3：蓝牙应用程序框图 16 图 4： fm-1288例如单独的最小系统 17 2. 功能描述 2.1 概述 fm1288 语音处理器将麦克风输入近端扬声器信号并进行声学回声消除和噪声抑制进一步增强它，如增益调整和均衡也可以进行。处理后的信号通过串口发送 PCM 数字，或通过 D/A 转换器，然 后通过 line_out 引脚的模拟输出。远端讲话者信号进入为

14、线输入信号或数字串行 PCM 接口，或从 line_in模拟信号引脚。这远端讲话者信号可通过信号处理进一步增强，如明亮的声音增强，均衡，动态范围控制，通过 D A发送到模拟 spk_out引脚 。 2.2 串行 EEPROM 接口（引脚 15， 16） fm1288 支持一个可选的串行 EEPROM 启动，用户应选择与系统设计。串行EEPROM用于 上电复位时存储系统初始化所需的配置参数 ， 系统设计者选择该选项 无论是功能定制或 bug修复 都 由富迪 提供 存储“补丁程序” 它支持的 编码或较大的 IIC EEPROM器件如 24C16， 24C32， 24C64，等 上电或复位，这 fm

15、-1288 处理器会自动尝试自动检测通过读操作从串行EEPROM接口。如果系统设计包括 EEPROM EEPROM 的内容符合以下描述的 fm-1288 EEPROM的格式，将初始化相关的状态，成为功能 。 EEPROM的内容组织成连续的字节从零地址： 18 当 fm-1288 处理器读取 EEPROM，它解释的内容按数据组织如上图所示，并执行命令的顺序来执行初始化。每个命令都是由 6 字节序列指示处理器进行初始化的数据存储器（ DM） 的空间或程序存储器（ PM）。 有一个片上的 fm-1288 哈佛体系结构的数字信号处理器（ DSP），具有独立的片内数据存储器、指令存储器。数据存储器是 1

16、6 位数据宽度和程序存储器的24位数据宽度，并且每个有 16位地址。初始化数据和片上程序存储在片上只读存储器（只读存储器）。有片上随机存取记忆体（随机存取记忆体），以及对数据的操作。 指令存储空间进一步分为普通指令存储器和只读存储器（随机存取存储器）。该修补程序内存允许进一步增强或错误修复的片上只读码。 数据存储空间被分为普通的数据存储在片上内存和一组内存映射控制 寄存器。 19 因此，每 6字节指令驻留在 EEPROM属于下列之一。 除了简单的规则开始在第一个字节的 EEPROM的虚拟价值和结局与价值 0xf0的最后一个字节，最后一个 EEPROM命令必须写值 0x0000到 DM 0x22

17、fb 6 字节地址命令 最后，为编写程序内存空间的补丁内存有一个简单的规则，用户必须坚持： 首先要执行一个 EEPROM 的读写命令到 DM 的内存空间地址 0x3fcb，值 = 0x0010; 然后做 EEPROM 写命令为斑块内存顺序； 毕竟写进补丁内存已经完成，然后做一个 EEPROM写命令 到 DM 的内存空间地址 0x3fcb，价值 = 0x0000。 当 EEPROM 的设计是源于初始化参数复位后，该 fm1288 自动检测 EEPROM 通过阅读尝试，然后检索数据连续突发模式直到 要么 结束传输字节的“ 0xf0”是在 EEPROM 检测， 要么 DM地址 0x0000 0x22

18、fb被清除。 fm1288将进入正常运行模式。 20 总结关于 EEPROM命令： EEPROM命令可用于启动系统初始化 ； 数据存储器是连续的字节，必须组织成一个从虚拟字节的 EEPROM 的地址0x0000，其次是 6 字节 EEPROM 命令上述定义，然后 通过一个结局指标 0xf0 EEPROM命令操作终止信号 ； 6字节命令每个初始化写为 DM空间或 PM空间 ； 最后的 EEPROM 命令应该是写的值 0x0000 到 DM 地址 0x22fb 6 字节的命令，这是通知 fm-1288处理器最后的 EEPROM 命令被执行 ； 写入到 PM空间补丁 RAM区，在 0x3fcb 首先

19、设定一个具体的内存空间位 置 DM规则，然后然后清除它所做的 ， 以上是描述 是 必须遵循 。 使用 EEPROM系统设计师请注意以下几点： 补丁内存初始化 既 为 已经在 存储器片上程序是错误修正 又 进一步增强功能 。 因此， 如果 补丁板的写 命令 ，将会由 富迪 提供。 数据的初始化 ， 无论是影响功能 运转 ， 还是为了 改善性能 ， 在默认情况下，加载特定的调谐参数。因此控制寄存器和数据写入命令， 如果有的话，是由富迪 提供或者 由系统设计人员提供 从而 进行 系统调整后获得最佳参数。请参见“系统调音 fm-1288参数调优指南” 。 24C16是用户可以使用 空间 最小的 EEP

20、ROM。 21 下面的细节通常不关心系统的设计者，但它对 EEPROM 的大小和因此是包含在这里的完整性。富迪工程师工作片上 RAM 的命令和数据的初始化命令对EEPROM需要理解这些细节： 22 2.3 UART 接口（引脚 12， 13） fm1288UART接口可用于 : 在运行时 可以 发送和接收控制命令 ； 此外在复位和上电时也 由主机处理器提供必要的初始化配置参数，系统设计人员 应该 选择此选项。 上电即用 UART 接口，提供给 fm-1288 的 时钟 /晶体频率必须 是 18.432 兆赫整数倍的 UART波特率 为了与 常用 9600整数倍 的 波特率 进行通讯 。 23

21、所有的 UART 传输 都 有一个命令字节，一个或两个地址字节，和两个数据字节。UART需要两个字节的“ FC”和“ F3”与每个传输同步。 UART 端口作为推 荐的运行时性能优化的接口来访问实时非侵入性的 fm1288参数调整 。 图 5：串口命令协议例 子 图 6：异步数据传输（ TX和 RX） 24 2.4 IIC 兼容串行接口 -SHI（引脚 23， 24） fm1288 实现串行主机接口（ SHI）是一种 fm1288 IIC 兼容的串行接口和外部处理器之间。它可以用来 ： 运行时发射和接收控制命令， 在 复位和上电过程中由主处理器提供必要的初始化配置参数， 要 系统设计师选择这个

22、选项 。 在 SHI中 ， fm1288 与 处理器 通讯 通过双向串行数据线（ SDA）和串行时钟线（ SCL）。 fm-1288 SHI 作为一个从设备 运行并且它的 串行时钟是由主机驱动。主机上的主机处理器控制 SCL时钟，数据传输的开始位和停止位，并 进行 从设备寻址。的 fm1288支持 8位地址和设备地址是“ 0xC0”。 根据 主机 的指示， SHI 可以作为一个发射器（写入数据）或一个接收器（读取数据）。注意， SHI 支持 100 kHz到 400 kHz 的最大速度的标准时钟速度（如果 MCLK是 10MHz以上）。 SHI数据线（引脚 24）的标准字节格式必须是每个字节

23、8位。每个字节由 8位加 1位，每 个 时钟脉冲一个数据位。如果作为一个接收器的操作， 它将返回一个应答位在每一个字节传输成功 后 ，否则，它将返回一个无应答信号。每个数据传输的最大字节数没有限制。如果主设备产生终止条件终止传输，数据传输可以被中止。每个数据传输帧必须从 开始标记 ，或者一个重新启动 标记 开始，由停止标志 结束。 表 1：史开始和停止数据转换 在数据传输帧中，允许多个命令序列，并没有限制每个帧的最大字节数。每一个命令序列从一个同步字” 0xfcf3” 开始 ，如下的命令输入字节（如 ： MEN_WRITE 0x3B）和每个特定的命令字节数。下面的数字和表格总结了施命令序列的细

24、节 。 图 7：数据传输命 令协议 25 图 8： SHI命令序列 表 2： SHI命令名称 表 3： SHI命令字节格式 表 4： SHI命令字节 位定义 26 2.5 数字语音数据接口（引脚 8， 9， 10,11） FM1288支持 PCM / IIS 串行接口到外部处理器或设备传输 PCM /数字语音数据 IIS编码的音频数据。数字语音数据接口由四个引脚，这些引脚复用作为 PCM串行接口或 IIS串行接口。在下面的表中描述的引脚定义。 表 5：数字语音数据接口（引脚 8， 9， 10， 11） 2.5.1 PCM 接口主从 PCM 串行端口提供了一个接口的数字语音数据传输主 机处理器。

25、它可以工作在主或从模式，支持，分别，无论是内部或外部时钟源的帧同步（ fsync）和位时钟（ BCLK）信号。在 8kHz、 16kHz fsync 率运行，根据语音数据采样率。 下面的图表显示 PCM 时两种不同周期的延迟 。 27 28 2.5.2 IIS 接口 当配置为 IIS接口，主从模式，延迟和比特宽度， rxdp闩，和 LRCK 映射到左或右的通道都是根据系统使用适当配置。如果它被设置为主机模式，总线时钟和 LRCK频率由系统设计者定义。 下面的图表说明在周期延迟 IIS时序的不同类型，边锁和 LRCK 为高通道 图 9： IIS的下降沿锁存， LRCK高左声道， 1个周期的延迟 29 图 10： IIS的下降沿锁存， LRCK 高左声道， 0个周期的延迟 图 11： IIS的下降沿锁存， LRCK高为右声道， 1个周期的延迟 30 图 12： IIS的下降沿锁存， LRCK高为右声道， 0个周期的延迟 图 13： IIS的上升沿锁存， LRCK高左声道， 1个周期的延迟