1、4.2 时序逻辑电路的基本概念,4.2.1 时序电路的基本结构 结构：一定包含存储电路(触发器组成)，而且它的输出往往反馈到输 入端，与输入变量一起决定电路的输出状态。 特点：任意时刻输出不仅取决于该时刻输入，而且还与原来的状态有 关。具有记忆功能。,外部输入,外部输出,内部输入,内部输出,触发器是构成时序逻辑电路的最主要的单元,4.2.2 时序逻辑电路的分类：按时序电路中触发器的动作特点来分： 同步时序电路 异步时序电路 按时序电路输出信号的特点来分： 米里型（Mealy) 莫尔型 (Moore),时序电路,Mealy 型和 Moore型时序电路,4.2.3 时序逻辑电路的描述方法：,输出方
2、程:,驱动（激励）方程：,状态方程：,逻辑方程组 状态表 状态图 时序图,输出方程,激励方程组,状态方程组,1. 逻辑方程组,举例说明时序逻辑电路描述方法：,2. 状态表,状态表,状态图根据状态表画出状态图,A / Y,4. 时序图,时序逻辑电路的四种描述方式是可以相互转换的,根据状态表画出波形图,4.3 时序逻辑电路的分析,4.3.1 分析同步时序逻辑电路的一般步骤,4.3.2 同步时序逻辑电路分析举例,4.3.3 分析异步时序逻辑电路的一般步骤,4.3.4 异步时序逻辑电路分析举例,时序逻辑电路分析的任务：,分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑
3、功能。,时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以，分析过程主要是列出电路状态表或画出状态图、工作波形图。,分析过程的主要表现形式:,4.3.1 分析同步时序逻辑电路的一般步骤:,1.了解电路的组成： 电路的输入、输出信号、触发器的类型等,.确定电路的逻辑功能。,3.列出状态转换表、画出状态图和波形图；,2. 根据给定的时序电路图，写出下列各逻辑方程式：,() 输出方程；,() 各触发器的激励(驱动)方程;,（3）状态方程: 将每个触发器的驱动方程代入其特性 (状态) 方程得状态方程。,例1 试分析如图所示时序电路的逻辑功能。,4.3.2 同步时序逻辑电路分析举例,电路是
4、由两个上升沿触发的T 触发器组成的同步、Mealy时序电路。,解：,(1)了解电路组成。,(2) 根据电路列出三个方程组,激励方程组: T0=AT1=AQ0,输出方程组: Y=AQ1Q0,将激励方程组代入T触发器的特性方程得状态方程组,(3) 根据状态方程组和输出方程列出状态表,Y =A Q1Q0,(4) 画出状态图,(5) 逻辑功能分析,观察状态图可知，电路是一个由信号A控制的可控 二进制计数器。当A=0时停止计数，电路状态保持不变； 当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到 11状态，Y 输出1，且电路状态将在下一个CP上升沿回到00。 输出信号Y的下降沿可用于触发进位操作
5、。,例2 试分析如图所示时序电路的逻辑功能。,电路是由两个下降沿触发的JK触发器组成的莫尔型同步时序电路。,解：,1.了解电路组成。,J2=K2=X Q1,J1=K1=1,Y=Q2Q1,2.写出下列各逻辑方程式：,输出方程,激励方程,J2=K2=X Q1,J1=K1=1,将激励方程代入JK触发器的特性方程得状态方程,整理得：,FF2,FF1,3.列出其状态转换表，画出状态转换图,Y=Q2Q1,状态图,X=0时,电路功能：可逆计数器,X=1时,电路进行加1计数,电路进行减1计数 。,.确定电路的逻辑功能.,例3 分析下图所示的同步时序电路。,激励方程组,输出方程组 Z0=Q0 Z1=Q1 Z2=
6、Q2,1.根据电路列出逻辑方程组:,得状态方程,2.列出其状态表,状态表,3. 画出状态图,状态表,3. 画出时序图,由状态图可见，电路的有效状态是三位循环码。 从时序图可看出，电路正常工作时，各触发器的Q端轮流出现 一个宽度为一个CP周期脉冲信号,循环周期为3TCP。电路的功能为脉冲分配器或节拍脉冲产生器。,4、逻辑功能分析,4.3. 3 异步时序逻辑电路的分析,一. 异步时序逻辑电路的分析方法：,分析步骤:,3.确定电路的逻辑功能。,2.列出状态转换表、画出状态图和波形图；,1. 写出下列各逻辑方程式：,b)触发器的激励方程； c) 输出方程 d)状态方程,a)时钟方程,例1 分析如图所示
7、异步电路,1. 写出电路方程式, 时钟方程,输出方程,激励方程,CP0=CLK,求电路状态方程,触发器如有时钟脉冲的上升沿作用时，其状态变化；如无时钟脉冲上升沿作用时，其状态不变。,CP1=Q0,4.3.4. 异步时序逻辑电路的分析举例,CP0=CLK,CP1=Q0,3. 列状态表、画状态图,CP1=Q0,CP0=CLK,4. 逻辑功能分析 该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。,4.4 同步时序逻辑电路的设计,同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。,4.4.1 设计同步时
8、序逻辑电路的一般步骤,同步时序电路的设计过程,(1)根据给定的逻辑功能建立原始状态图和原始状态表,(2)状态化简-求出最简状态图 ；,合并等价状态，消去多余状态的过程称为状态化简,等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。,(3)状态编码（状态分配）；,(4)选择触发器的类型,(6)画出逻辑图并检查自启动能力。,给每个状态赋以二进制代码的过程。,根据状态数确定触发器的个数，,(5)求出电路的激励方程和输出方程 ；,同步计数器的设计举例,例: 设计一个同步5进制加法计数器,(1）根据设计要求，设定状态，求得状态转换图和状态表。,(2) 该状态图不需化简。,
9、（3）状态分配，列状态转换编码表。,（4）选择触发器。选用JK触发器及其激励表。,（5）求各触发器的激励函数和进位输出函数。,0 0 1 ,0 1 1,0 0 1 ,1 1 1, 1 0 0 ,激励表,（5）求各触发器的驱动方程和进位输出方程。,00 01 11 10,0 1,J2,00 01 11 10,0 1,k2,K2=1,00 01 11 10,0 1,0 1,k1,J1,00 01 11 10,00 01 11 10,0 1,k0,00 01 11 10,J0,K0=1,0 1,0 1,00 01 11 10,Z,J1,J0,Z,（6）画逻辑图。,（7）检查能否自启动,如果电路进入无
10、效状态101、110、111时，在CP 脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。,例2:,设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。 如：输入序列X=001101011001，输出Z=000010000100,解: 1. 根据给定的逻辑功能建立原始状态图和原始状态表 分析:设初始状态为a，在a状态下若输入信号X=1，由于它是序列中的第一个数字，应把此状态记下，且进入b状态，同时输出Z=0；若输入信号X=0，由于它不是序列中的第一个数字，不必记忆此状态，下一个状态返回到a，且
11、输出Z=0。依此分析，得出原始状态图。,2. 状态化简,列出原始状态转换图及状态表,Mealy 型：输出是当前状态和所有输入信号的函数，它的输出是在输入变化后立即发生的，不依赖于时钟的同步，属于异步输出状态机。 Moore型：输出仅为当前状态的函数，这类状态机在输入发生变化时还必须等待时钟的到来，时钟使状态发生变化时才导致输出的变化。,采用VHDL编写程序实现。利用有限状态机，从有限状态机的信号输出方式上分为Mealy 型和 Moore型。这两种型式可互相转换,110序列检测器的图符,Mealy 型110序列检测器的状态转换图,VHDL参见,s,X/Z,采用 Moore型状态机的110序列检测器的状态图,A状态，初始状态：输出0 B状态，记忆1：输出0 C状态，记忆11：输出0 D状态，记忆110：输出1 输出仅为当前状态的函数,VHDL参见,Mealy型110序列检测器的功能仿真波形图,Moore 型110序列检测器的功能仿真波形图,
