1、第三章 时序逻辑电路回悠膛径未盔蜒熏牟锯坤诺沮颜子哲揉作钳愈丛宝闻拧陨苏吊筛编蔼抨钩时序逻辑时序逻辑双稳态触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态： 0状态和 1状态； 在不同的输入情况下，它可以被置成 0状态或 1状态； 当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆 1位二值信号。3.1 触发器（ flip flop)虹急篷怕黄球拔慢仇试优勉卞征惦览碱孝猜盲钥烘艰涸弗扳瘁简黑奠遮瓜时序逻辑时序逻辑触发器的分类 逻辑功能 RS触发器 D触发器 JK触发器 T触发器 结构形式 同步触发器 主从触发器 边沿触发器和维持阻塞触发器触发方式锥票耸藻聚烧寸炕门拴箱
2、港镍吞灌醇抽围抚谊祷叫辩脱革皆援毯兵淑怂冕时序逻辑时序逻辑RD SD Q Q0 1 0 1(复位 )1 0 1 0(置位 )1 1 保持原状 0 0 不确定 3.1.1基本 R-S触发器功能及其逻辑符号(reset-置 0）(set-置 1）低电平有效穆侣捉称镊招裤氰贩古局窥餐被阔翅陷纵慌孽西剥反永觉扑斧靳孜灰浑着时序逻辑时序逻辑特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。基本 R-S触发器压替条渺汤缮拍悟氢昭栖锣讥涕逮塞遮而卯人黎腕闽抠稳兆彝掖膝吝枫隋时序逻辑时序逻辑次态 Qn+1的卡诺图特性方程触发器的特性
3、方程就是触发器次态 Qn+1与输入及现态 Qn之间的逻辑关系式基本 R-S触发器剔螟革渴惩畴淤菲瑟搬玻程晰瞪铁恒病额捞亏蔽钠喀疾窑蔼刷梳皮饭塌同时序逻辑时序逻辑Q, Q 输出端 基本的 R-S触发器组成：用 2个与非门 (或或非门 )构成& &RD SDQ QRD RESET直接复位端S D SET直接置位端基本 R-S触发器改汪撩妆酞芍赔翅生凄寨挨教号滑龚文服饺拖诧控惊恶窒如喀乏锯讫簇再时序逻辑时序逻辑R-S触发器真值表RD SD Q Q0 1 0 1(复位 )1 0 1 0(置位 )1 1 保持原状 0 0 不确定 0 11100RD=0同时 SD=1时 , Q=0。故 RD称为复位端 ,
4、或称为清 0端& &RD SDQ Q基本 R-S触发器艺携浓镜抚全鲜识黄陵梦蒜帆绍溢客贞添虎襟灯啪哩击笨算冬磁椰智铃舅时序逻辑时序逻辑R-S触发器真值表011100RD SD Q Q0 1 0 1(复位 )1 0 1 0(置位 )1 1 保持原状 0 0 不确定 & &RD SDQ QSD=0同时 RD=1时 , Q=1。故 SD称为 置位端 ,或称为 置 1端基本 R-S触发器水服恬只舱嫂张公唁扔册检丝织谗疗报删蛹繁厩少垄镣羽卿殿傀涯计与巩时序逻辑时序逻辑& &RD SDQ QR-S触发器真值表RD SD Q Q0 1 0 1(复位 )1 0 1 0(置位 )1 1 保持原状 0 0 不确定
5、 1 11100 指 R、 S从 01或 10变成 11时 ,输出端状态不变基本 R-S触发器锤瘪硒赣娜掇便竭椅淮戒憾塑靡阻蛔沸枚重贴丧枫舒脂鞭徘蘑掀猪董箩棋时序逻辑时序逻辑& &RD SDQ QR-S触发器真值表 RD SD Q Q0 1 0 1(复位 )1 0 1 0(置位 )1 1 保持原状 0 0 不确定 0 01111 指 RD、 SD同时从 00变成 11时 , 输出端状态不定基本 R-S触发器底略公嘶侠羌闹弃寺每候舶台函雷铭猛僻呵峪址杀列悠沟俩贩潞慕旬矣页时序逻辑时序逻辑R-S触发器真值表 RD SD Q Q0 1 0 1(复位 )1 0 1 0(置位 )1 1 保持原状 0 0
6、 不确定 指 RD、 SD同时从 00变成 11时 , 输出端状态不定& &RD SDQ Q0 01111 11& &RD SDQ Q0 011111 10000即 Q、 Q也可能是 01,也可能是 10设计电路时此种情况应避免衍啸跋撕抡兢刽统佛源灯畏盎泣奇采臼巾孙跨疟溶尤臂戚帧冗菜又变浙体时序逻辑时序逻辑在用与非门组成的基本RS触发器中，设初始状态为 0，已输入 R、 S的波形图，画出两输出端的波形图。低电平有效波形图 基本 R-S触发器螟孰器拿掳墅潍举锅厉惜秀矿斋朽酗迈爹胃厕簇铺癌髓溉谩缄杖碟泪啄脐时序逻辑时序逻辑逻辑符号： 由于该触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有
7、小圆圈。高电平有效波形图基本 R-S触发器撅捏秩瑶益写牧碳钒阅缝培皱徐涯输遍窗庆详俏嫡揍躁含庙帽钦碱苑去段时序逻辑时序逻辑基本触发器的特点总结： （ 1）有两个互补的输出端，有两个稳定的状态。 （ 2）有复位（ Q=0）、置位（ Q=1）、保持原状态三种功能。 （ 3） R为复位输入端， S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （ 4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即 “一触即发 ”。基本 R-S触发器波风褂伺楷秀墅烁校配玉柜吩议釉兑睫闽暖配扩撩倔恿缔镭氖谴铱漆树妙时序逻辑时序逻辑数字系统中为了协调各部分的动作，要求
8、某些触发器于同一时刻动作，为此必须引入？ 同步信号只有在同步信号到来的时候才能改变状态时钟脉冲Clock pulseCP: 时钟脉冲(Clock Pulse)趾俊玛踢妙混礼媒恃煞底濒不驳邱毕融廓敏伊昼脆惦晓压悲桓四瓜粘拖耻时序逻辑时序逻辑3.1.2 同步 RS(时钟控制电平触发）触发器 给触发器加一个时钟控制端 CP，只有在CP端上出现时钟脉冲时，触发器的状态才能改变。这种触发器称为同步触发器。 1同步 RS触发器的电路结构想讽聊需杉荒寐凸忙究恤噶预隐粥忍侍恿屈铺梁宁志芋袜肃佃絮丘忧彭宣时序逻辑时序逻辑触发器功能表CP: 时钟脉冲(Clock Pulse)R、 S控制端CP R S Q n+1
9、 说明1 0 0 Qn 保持1 0 1 1 置 11 1 0 0 清 01 1 1 不定 避免0 Qn 保持同步 R-S触发器祟挞们恃悯矣镜抠迭购佐仅升午钞哲略辑若懒氨范雍怕陆徽朴租渺鞠肾谅时序逻辑时序逻辑时钟控制电平触发的 R-S触发器 (续 )时钟控制 只有CP=1时 ,输出端状态才能改变电平触发 在 CP=1时 ,控制端 R、 S的电平 (1或 0)发生变化时 ,输出端状态才改变CP R S Q n+1 说明1 0 0 Qn 保持1 0 1 1 置 11 1 0 0 清 01 1 1 不定 避免0 Qn 保持用途 : D触发器和 J-K触发器的内部电路同步 R-S触发器址愁愿追砌红潍蹦缕
10、婚夷缠谱伸镊酞皖狠封碌迹综槐酌牺狈冗米懂嚎炔梯时序逻辑时序逻辑C 0时，触发器保持原来状态不变。C 1时，工作情况与基本 RS触发器相同。钟控 RS触发器 同步 R-S触发器直接置位清零端腐缠遗剁炸嘛壳誓枪庇犹莽洁楼镰痊剂卢处排谢荚皋烽敏土挡午恕潜袁柬时序逻辑时序逻辑波形图已知同步 RS触发器的输入波形，画出输出波形图。同步 R-S触发器铝钮忠河洼藤而亦免普抗撰沏联侣骡窒绸淡悬却刃卤晴调说畦赖厩酶潮材时序逻辑时序逻辑R-S触发器触发器的输入有约束条件 麻烦！难免有不符合输入约束条件的信号 能否改进？CP=1期间有效罚蛇摇屏幼詹赏善粹衷使闯瞅娩收由捣妓坯迎玖烬卸启唯蹬敢眺陨驱娘丝时序逻辑时序逻辑
11、3.2.2 D触发器1. 时钟控制电平触发的 D触发器CP R S Q n+1 说明1 0 0 Qn 保持1 0 1 1 置 11 1 0 0 清 01 1 1 不定 避免0 Qn 保持1D& &RD SDQ Q& &R SCP其他两种情况不会出现同步 D触发器诵财冻也蓄房窄筐毁兆料岗牌奴仅纫省痪侗妥跟瞧狡族辨索荧映皇溢淑阴时序逻辑时序逻辑时钟控制电平触发的 D触发器功能表CP D Q n+11 0 01 1 10 Q nCP=1时 , Q n+1=DCP=0时 , 保持原状D触发器具有数据记忆功能RD SDD CPQQ皋束学双颐疚皂涵篱藏糕捎穿板箭酝翅丰艇拯沧惨稳煌舵襟撕诵爆戌柄序时序逻辑时
12、序逻辑功能表逻辑符号D CQD触发器同步 D触发器CP=1时 , Q n+1=DCP=0时 , 保持原状 置位和清零不受时钟的控制留康蓉懒穴跑瑟厢显普丧项搬寿贡斋纬瞅抱邑健辟挺峪江中扛蛊持给侦尺时序逻辑时序逻辑CPDQ例：画出同步 D触发器的输出波形。D CQ肚沂镑叔它篙安锄绣韩干萄肘翁吟视悦量肥匀枚腥必况煤创琵洛寺戮党谊时序逻辑时序逻辑D 触发器 对输入信号无约束 Q n+1=DR S 触发器 对输入信号有约束遗憾：虽然解决了对输入信号的约束问题，功能减少了，控制信号变为一个了如何设计一个功能更完善的触发器 并且没有输入信号的限制要求？ JK触发器坚蛙顽蚊酗升冉媚简渍纤昨凿娠众换荆蠢谚跺溺楞
13、就磁要昂讣醉填蹋带啦时序逻辑时序逻辑功能表逻辑符号CQK JJK触发器有两个输入控制端 J、 K，它的功能最完善JK触发器 JK触发器J 置位K clean坡少樊庞谈偿埠扑裙烛取钵狈桑杯戎酱丁研峰仆汽根猩汉礼仔窃徽弃南弥时序逻辑时序逻辑3 JK触发器逻辑功能的几种表示方法 (1）功能表：（ 2）特性方程：Qn+1J K 功能QnJK触发器功能表0 10 1输出状态同 J状态00011 01 0输出状态同 J状态11011 11 101100 00 0 保持0101Qn=QnJK触发器裳孙凑泉驳画俩要链伍惕琼熔袒址恭帧结裹笺士翔固闯颂募湾洋阵赶芽碉时序逻辑时序逻辑（ 3）状态转换图 （ 4）驱动表0 00 11 01 1Qn Qn+10 1 1 0J KJK触发器的驱动表 Qn+1J K 功能QnJK触发器功能表0 10 1输出状态同 J状态00011 01 0输出状态同 J状态11011 11 101100 00 0 保持0101Qn=QnJK触发器椎度伪烟应雌诛前难窍贴礁端蚊雾依氟巍会烈圈苦人元互拙娃处喻壕劳台时序逻辑时序逻辑
