1、数字延迟锁相环 DLL随着 FPGA 的集成化越来越高,超大规模的 FPGA 已经不是梦想2002 年 11 月，Xilinx 也发布了新的 Spartan 系列产品， 12 月 Xilinx对外宣布，将于 2003 年下半年在 IBM 位于纽约 EastFishkill 的 12 英寸晶圆厂，批量生产 90nm 的 Spartan3 系列产品。Spartan-III 的系统门级数最高可以达到 50M,超大系统在一个芯片上实现已经成为可能,这么大的系统要作到相当稳定就得依赖系统的同步时钟了,但是布局布线难度的成倍的增长,尤其是布线所导致的延迟,虽然有专用的全局时钟通道也难免使系统时钟在传播中产
2、生一定的延迟.为了解决这个问题,XILINX 早就在 Spartan, Vertex 系列的产品中嵌入了数字延迟琐相环(DLL) 用于全局时钟的管理.除了可以消除时钟分配延迟外,DLL 还提供了多种时钟域的高级控制.DLL 可以产生时钟源的四个正交相位 ,90,180,270,360 度,可以将时钟进行 x2,x4,x8,x16 等倍频,还可以 1.5, 2 ,2.5, 3, 4, 5, 8 和 16 分频. DLL 还可以作为时钟镜像反射,通过 DLL 驱动一个输出到片外然后再反射到片内,来判断板级间的延迟.DLL 可以用于修正多个 Spartan-II 器件之间的电路板级时钟延迟.为了保证在器件“唤醒”前就建立好系统时钟，DLL 可以延迟器件配置过程的结束，直到 DLL 锁定。DLL 的库符号如下：
