1、硅片级可靠性测试作者：赵 毅，徐向明来源：上海华虹 NEC 电子有限公司摘要：介绍了硅片级可靠性之所以成为现在半导体工艺研发重要组成部分的原因。对硅片级可靠性所涉及的各个项目作了详细的介绍。同时，对各个项目的测试和评价方法也做了详细的分析。最后，对硅片级可靠性测试的发展方向做了分析。 , a5 Z1 y6 p# Y ! 9 M; 5 - I2 互连线可靠性（电迁移） / o4 P+ R9 Q! _0 : 电迁移（EM）是微电子器件中主要的失效机理之一，电迁移造成金属化的开路和短路，使器件漏电流增加。在器件向亚微米、深亚微米发展后，金属化的宽度不断减小，电流密度不断增加，更易于因电迁移而失效。因
2、此，随着工艺的进步，EM 的评价备受重视3。 q7 s, , 2 ?1 5 G, w导致电迁移的直接原因是金属原子的移动。当互连引线中通过大电流时，静电场力驱动电子由阴极向阳极运动，高速运动的电子与金属原子发生能量交换，原子受到猛烈的电子冲击力，这就是所谓的电子风力。但是，事实上金属原子同时还收到反方向的静电场力。当互连线中的电流密度较高时，向阳极运动的大量电子碰撞原子，使得金属原子受到的电子风力大于静电场力。因此，金属原子受到电子风力的驱动，使其从阴极向阳极定向扩散，从而发生电迁移4。 传统的评价电迁移的方法是封装法。对样品进行封装后，置于高温炉中，并在样品中通过一定电流，监控样品电阻的变化
3、。当样品的电阻变化到一定比例后，就认为其发生电迁移而失效，这期间经过的时间就为在该加速条件下的电迁移寿命。但是封装法的缺点是显而易见的，首先封装就要花费很长的时间，同时，用这种方法时通过金属线的电流非常小，测试非常花费时间，一般要好几周。因为在用封装法时，炉子的温度被默认为就是金属线温度，如果有很大的电流通过金属线会使其产生很大的焦耳热，使金属线自身的温度高于炉子的温度，而不能确定金属线温度。所以，后来发展了自加热法（ISO-thermal）5。该方法不用封装，可以真正在硅片级测试。它是利用了金属线自身的焦耳热使其升高。然后用电阻温度系数（temperature coefficient of
4、resistance, TCR）确定金属线的温度。在实际操作中，可以调节通过金属线的电流来调节它的温度。实际应用表明，这种方法对于金属线的电迁移评价非常有效，但是对于通孔的电迁移评价，该方法就不适用了。因为，过大的电流会导致通孔和金属线界面出的温度特别高，从而还是无法确定整个通孔电迁移测试结构的温度。针对这种情况，又有研究者提出了一种新的测试结构 多晶硅加热法6。这种方法是利用多晶硅作为电阻，通过一定电流后产生热量，利用该热量对电迁移测试结构进行加热。此时，多晶硅就相当于是一个炉子。该方法需要注意的是在版图设计上的要求比较高，比如多晶硅的宽度，多晶硅上通孔的数目等都是会影响其加热性能的。 4
5、m H尽管大部分可靠性测试都是在器件封装级别上完成的，但许多 IC 制造商现在正在向晶圆级测试（WLT）转移。这种转移一般出于多方面考虑，包括将来把可靠性测试融入到晶圆的制造流程中。同已封装好的失效器件相比，晶圆级可靠性（WLR）测试也节省了大量的时间、产能、金钱以及材料的损耗。其返工时间较短，可以直接从生产线中将失效的晶圆抽出并测试，而不需要先将这部分器件封装之后再测试，封装并测试的流程需要花上两周的时间。由于大部分测试流程相似，保证了可靠性测试向 WLT 转移的简易性。在半导体器件中，应力检测是衡量器件运行寿命和损耗失效的常用方法。该测试关注的失效机制位于图 1 所示典型失效率浴缸曲线的右
6、侧；这就是说，并不关注与器件初用期或制造期相关的失效。通过应力检测可以方便地做出曲线，并外推来预测器件的运行寿命。由于器件的寿命通常都是用年来度量的，因为需要采用一些手段来加速测试。最有效的方法是让器件处于应力过载状态，然后测量可以衡量性能降低的关键参数，将测得的参数外推得到器件的寿命。在图 2 中，曲线的右下部分（实测数据）就是在高应力状态下测得的。通过实测数据可以进行线性外推用于预测正常工作条件下器件的寿命（曲线的左上部）。$ V% v W. M$ h- t8 n/ o一般的 WLR 测试均使用应力测试技术，其中包括热载流子注入（HCI）或沟道热载流子、负偏压温度不稳定性（NBTI）、电迁
7、移、时间相关介电层击穿（TDDB）或电荷击穿（QBD）。这些测试技术在主流 CMOS 器件的开发和工艺控制中运用得非常普遍（传统HCI 和 NBTI 测试的介绍请参见附文）。3 a2 ) 0 u, 6 H3 M e新的尺寸缩减和新材料的使用要求对这些完备的测试方法进行修改，并且升级测试工具以适应新技术。下面给出两个例子，一个是如何克服 PMOS 器件中与 NBTI 测试相关的挑战，另一个是在使用高 k 栅极材料的晶体管中，如何克服与电荷俘获现象相关的挑战。: f. C, r# T/ g; m0 . _8 f! QNBTI 测试中的退化缓和 7 u! k+ j9 J# Z* O4 V4 bNBT
8、I 测试的特别之处在于其性能退化在去掉应力加载之后还可以恢复（图 3）。当栅极电压（Vg）引入的应力卸载之后，漏极电流（Id）和阈值电压（Vt）的退化会逐渐恢复并最终返回到起始的情况。恢复的速度对温度的依赖程度很高。在室温下完全恢复的情况也见诸报道。当恢复之后如果再次在栅极引入应力，性能退化将按照上次退化的曲线发展。但在较高温度时，将有一部分退化的性能是无法抵消的，这种情况称为退化锁定。在并行 NBTI 测试中，当应力卸载后 Id 退化恢复过程的测量是一个极大的挑战。传统的测试方法需要花很长的时间来测试 HCI 退化，通常并行对器件加载应力，之后将应力源断开，对器件进行顺序测量（图 4）。这种
9、方法有两个问题：首先，从断开应力源到开始测量需要一段时间，而在这段时间内一旦应力源消失退化的恢复实际已经开始了；其次，由于顺序测量器件，其测量时间也不同，那么退化恢复的程度也有差异。对于最后一个测量的器件来说，测量时其退化程度可能是第一个被测器件的一小部分。这些缺点要求采用无应力转换的开关、可以完成多器件并行测量的测试方法。另外还要求可以通过几点测试数据估测 Vt 的退化情况，而不是像传统方法那样必须使用整条Id-Vg 曲线来测量 Vt 退化。 NBTI 测试中，退化恢复的另一个常见问题同晶体管工作时是否能达到频繁的开关状态有关。因为只有在晶体管关断的条件下，NBTI 退化才能开始恢复。因此，
10、如果使用传统的 DC 应力和退化手段，如果晶体管一直处于开态，将不会有恢复现象出现，这样将会导致低估晶体管的寿命。 一种解决这些动态恢复问题的方法是采用脉冲应力取代传统的 DC 应力。使用这一技术，晶体管受到脉冲应力，其工作状态在开态和关态之间交替转换。这样 Vt 的退化就成为脉冲频率的函数。这种测试可以提供不同应用下器件恢复性能的重要信息。例如，开关频率与晶体管在不同功能电路的使用频率不同。NBTI 退化与频率的对应关系可以揭示出部分电路在测试前失效的情况。高 k 栅极介电材料的电荷俘获# W7 1 i1 B( M, U8 a尽管在最先进的工艺中采用高 k 材料有助于解决超薄栅介质层的漏电问
11、题，但天下没有免费的午餐。随之而来的是很多个必须解决的技术难题。其中之一就是暂态电荷俘获问题。当栅极处于偏压状态下，会发生暂态电荷俘获并导致 Vt 漂移。在测量沟道载流子迁移率时，电荷俘获问题还会引起漏极电流降低导致测得的载流子迁移率有偏差。另外，电荷俘获还会影响到 HCI、NBTI 和 TDDB 测试中器件参数退化的测量。这是由于大部分观察到的退化现象是由薄膜中电荷俘获引起的，7 但想要观察的却是器件参数真正的退化情况。* s$ u% 4 . p2 H, A5 N电荷俘获问题是暂态的；也就是说其影响与时间的相关性很强。传统的 DC 方法将不会，或很大程度上不会涉及到这个问题。现在普遍采用脉冲
12、激励来研究暂态电荷俘获现象。% H5 K0 X; . q8 |$ b0 6 S5 m6 W7 R, U2 T图 5 所示的是两套不同的单脉冲电荷俘获（SPCT）测量系统的原理图。在每套系统中，晶体管的漏极接一定的偏压，在将脉冲激励加到栅极上。由栅极脉冲引起 Id 的变化被记录在示波器上。图中两套系统的不同之处在于带宽，图 5b 中所示的系统带宽很高，可以捕获很快的脉冲反应（一直到数十纳秒）。电荷陷阱一般对如此高速的脉冲都没有反应。因此可以测量到将电荷俘获现象降至最低的“净“晶体管性能。图 6 所示为分别使用长脉冲宽度（方波）和短脉冲宽度（三角波）测量 SPCT 的结果；在长脉冲宽度激励的 Id
13、-Vg 曲线中，磁滞现象即是由电荷俘获造成的。在短脉冲激励的 SPCT 测试中，也可以观察到一些磁滞现象，这是由于薄膜在较短的时间里也俘获了一部分电荷造成的。 在较短脉冲宽度情况下，电荷俘获现象将会大大减弱，因此测得的 Id 比 DC 条件下测量值要高（图 7）。如果将使用脉冲 I-V 曲线得到的数据带入到模型中，计算所预测的沟道载流子迁移率会高一些，这更能反映这类高速开关晶体管的实际性能（即在实际使用时，晶体管受到电荷俘获现象的影响并不是很大）。针对不同应用范围的晶体管，分别表征其电荷俘获现象将会过于复杂。因此建模工程师们如果可以在设计时不考虑这一现象那将再好不过。如果可以在仪器的选择和测试
14、系统的搭建时，避免与 DC 或慢脉冲激励相联系的假象，那么测得的结果就已经足够接近真实值了。这样建立的模型可以用于操作条件的设计优化。另外，随着沉积薄膜质量和消除电荷俘获退化效应两个方面不断取得进展，工艺工程师们也需要可以表征和追踪性能提高的测试手段。除了在常规工作的晶体管中关注电荷俘获现象外，还可以有意在栅极中引入应力造成电荷注入。这种现象被称为电荷抽取。这样做的目的是双重的：首先，这样可以控制注入电荷的数量；其次，可以确定界面的损坏是否是应力造成的，以及这些界面处的损坏如何影响介电层的电荷俘获行为。当施加应力之后，可以用电荷抽取电流发现界面处是否有损坏。可靠性测试仪器的发展趋势% y$ v
15、) 1 x“ X, S, S: ? f. _5 v“ p不断提高的测试规模和新材料的应用使得 WLR 测试比以往更为困难。这些也促进了可靠性测试和建模向上游工艺的发展-这一点在工艺的研发领域体现得更为显著。仪器制造商正致力于使测试工具更快、更敏感、具有更高的灵活性来满足降低测试成本缩短上市时间的要求。传统热载流子注入测试和负偏压温度不稳定性测试热载流子注入(HCI)2 X0 g, j! s9 5 |热载流子注入（HCI）在过去几代 CMOS 中一直是最重要的可靠性测试方法之一。这一过程机制如下：在 MOSFET 中，很高的侧向电场产生热载流子（高能电子或空穴），这些热载流子会损坏 MOS 栅氧
16、化层界面并导致器件 I-V 性能退化。由于沟道内的侧向电场是栅极电压（Vg）除以沟道长度，因此当沟道长度缩短时这种情况更加退化。由于沟道长度的缩减比例比 Vg 的缩减比例要高，增加的侧向电场会产生更高能量的热载流子，导致对栅氧化层的损坏更强烈。这种损坏是由载流子加速后的高动能造成的，并在粒子冲击过程中产生电子/空穴对。可以看到器件的 IDS（图）、跨导和阈值电压（Vt）都发生了退化。退化首先降低器件的运行速度，最终器件会完全无法正常工作而失效。HCI 测试是在加载电流应力条件下，检查 MOSFET 晶体管性能退化的速度。通常在应力条件下测试，这样做是为了加速器件的性能退化再外推出器件在正常使用
17、情况下的实际寿命（正文中的图 2）。 负偏压温度不稳定性（NBTI）“ _! Q4 ! A 负偏压温度不稳定性（NBTI）是在 PMOS 晶体管的一种失效模式，并且随着晶体管栅极工作电压的不断降低，这一问题更为严重。NBTI 退化的测量依据是阈值电压随着时间的偏移，与这种偏移相联系的后果是运行速度变慢、漏电更多以及高温负偏压下驱动电流降低。NBTI 测试通常是顺序加载应力的过程。在某应力条件下，加载负的栅极偏压，晶体管的其他极接地。在两个连续应力之间，使用正常的工作条件测漏极电流（Id）。将 Id 或者 Vt 的退化作为应力加载时间的函数作图。所有的应力偏压和测量都是在高温（例如，135）下完
18、成。 : / s3 d0 O1 s+ x* 5 x- P$ Y3 I) C7 b: V/ Z7 s/ e$ B M. , B6 q“ v- h半导体器件可靠性一般分为两部分：早期失效和磨损机理。5 X j, S早期失效是由生产缺陷引起。这些缺陷的来源一般和引起成品率损失的相同，因此检测这两者的仪器要求相似。2 g v在许多情况下，技术的进步仅仅是现有工业趋势的继续，如向更薄的栅氧化方向发展。但新材料引入到工艺中还将影响仪器要求。6 x( _( o Q7 y d6 . / S在大部分的工业历史中，半导体技术是建立在硅、二氧化硅和铝的处理基础上。由于我们正接近这些材料的根本极限，因此有许多新的材料
19、在开发，这些材料可提高产品的性能和可靠性，但同时也必然包含需要加以解决的新增失效机理。本文介绍了不久将有可能进入半导体工艺的一些新工艺或材料，讨论了这些变化对确保产品可靠性所需要的工艺监测仪器的影响。2 8 r; U0 |3 N3 J“ p1 氧化薄膜随着氧化物变得越来越薄，可靠性保证工程师仍将需要更好地了解时间相关介质击穿（TDDB）现象。随着栅氧化厚度接近单层尺寸，TDDB 研究将关注亚原子级的缺陷。栅氧化中的缺陷不再考虑栅介质中的“薄点”，而是考虑介质中硅和氧化物原子的化学状态。假击穿栅或电容器的问题（即栅或电容器有泄漏但没有短路）也变得很重要。随着这些问题的发展，长期以来用于栅氧化研究
20、的电压与电流斜升试验，其价值也变得越来越有限。假击穿状态的氧化物其漏电流的水平在皮安以下，许多较早的氧化物试验系统是无法监测到的。而与此同时，合理的成品率和低早期失效缺陷所要求的缺陷密度仍在继续下降。栅氧化缺陷在技术的发展中总是一个重要的方面，其中最重要的一个原因是因为今天的氧化物对较小的缺陷越来越敏感，而同时对更低缺陷密度的需求却在增长。随着氧化物对较小缺陷更敏感，在低电场下确定这些氧化物的特性的能力变得更关键。小面积缺陷在变成硬短路前会吸引相对较小的电流。这使他们在大型测试电容器中难以检测，陷阱辅助的隧道电流可轻易超过小面积缺陷中的漏电流。研究表明，在一个相当于 0.5 x 1.0m 栅
21、10 %的面积中可把氧化厚度降低达 50 %之多的缺陷，只吸引 7.6 fA（3V）的电流，而陷阱辅助的隧道电流可达 1pA/cm2。在许多情况下，这样的缺陷明显是栅氧化缺陷的原因，但低隧道电流使这些缺陷在大电容器中进行测试时无法检测到。! K4 w“ m8 , v) t, m) O6 z这使电压斜升和恒定电流测试只有在这些缺陷变成硬短路后才能用于发现这些氧化物中的缺陷。4 E- q/ 4 b% F! ! v: ? S这些测试一般要依赖于非常高的电场来实现短测试时间；因此，他们会由于高电场的影响而增加不确定性。/ N/ 3 P y- l9 T. S用与一个大电容器面积相同的小测试电容器阵列可检
22、测到小缺陷非常低的隧道电流，同时还保持较短的测试时间。但这并没有解决栅氧化“缺陷”本质变化的问题。今天的缺陷在固体中的原子化学态很可能不同于宏观缺陷（如变薄或金属污染）时的状态。“ a6 G0 $ F6 Y因此检测最初的低漏电流不是衡量半导体器件可靠性的充分途径。对氧化物的老化必须进行研究。同样，这种老化用低电场的低电流测量来研究要比高电场更容易，高电场会引起致命击穿。依次增高的电场下，电流/电压在短（10 秒）隧道电流应力下随氧化物老化而出现的变化。从图中可看出：8 J“ i; y) V/ P# F( W; Bl 缺陷的发展（曲线右边的 Fowler-Nordheim 蠕变）l 氧化物中俘获
23、电荷的变化（“电流交叉点”的转移，从正电流转为负电流）( M/ z- e p) C0 Q3 vl 两个方向的陷阱辅助隧道电流随时间的变化情况。这些测量与电压击穿柱状图相比，对氧化物中随老化应力变化的特性更为敏感。确定小面积电容器的特性使我们有可能确定氧化物的潜在特性。测试这些电容器的大阵列就有可能检测和确定反常点缺陷的特性。3 Q8 x3 U1 A“ x这些反常缺陷的小尺寸意味着用于检测他们的仪器必须提供千万亿分之一安培级的电流分辨率。; u/ J1 M! y / _, d2 层间介质 8 I# $ 2 ! y“ # Y互连线的寄生电容在确定半导体器件最大速度上起主要作用。/ 4 + 9 q;
24、 D/ N$ q3 e与此同时，层间介质对器件可靠性的影响也上升了。速度退化是个可靠性问题，它越来越依赖于层间介质的变化。3 介质吸收介质材料中的离子和双极子当暴露在电场下会在材料中扩散。这种电荷粒子的运动引起寄生互连电容器中的位移电流，改变了电容。这一变化对半导体器件中的关键节点有明显影响。6 c8 f3 a1 t. h: s% K* l最近的研究表明，在施加电压脉冲 3 秒后测量的位移电流只有 15fA，它说明这一介质吸收效应可在 10 年中引起寄生电容 10的变化。/ . - V4 0 l( l检测这一小电流的能力大大限制了能用于测量这一效应的仪器。它要求要有千万亿分之一安培级的电流分辨
25、率；而且寄生仪器介质吸收还必须大大低于以往可能的程度。 Z/ w, n; - m0 k9 yS600 系统引入了前端的皮可安培计（每针设计）。这一设计消除了传统测试仪设计固有的介质吸收，因为传统测试仪有标准探测卡、开关矩阵、从探测卡到矩阵的电缆和从测量仪器到开关矩阵的更多电缆。4 k 漂移( S1 B: _2 |( v1 z: a. e低 k 介质材料有时在测量介质常数（k）与时间、温度的关系时会出现漂移。这种漂移可影响产品的速度，将来器件在高速的时候有时会失效。速度退化是由某些低 k 介质中出现的化学变化造成。引起这一 k 退化的化学反应速度可在高温下加速。圆片的高温老化由于探测器和热夹头的
26、热膨胀问题而较为困难。但在小测试结构中由于自加热方法，很容易形成高温。/ d% 1 H/ s/ ( V9 d* c% I) V i在一个聚合（poly）电阻器顶上的交指型金属电容器中，电流被强制流过聚合电阻器，造成聚合线的焦耳热。金属线的温度用聚合加热器低边缘上的长蛇形金属线来测量。通过测量电流强制流过聚合加热电阻器时的金属线电阻变化就可测出温度。电阻的变化除以金属的 TCR(电阻的热系数)就提供了金属线的温度。! t6 t3 O$ z6 通过加热电阻器的电流一直斜升，直至金属电阻器表现出相当于规定应力温度(一般为450500)的电阻变化时为止。! g3 m 宽和 200m 长的金属线，如果其
27、薄片电阻系数为 0.05 欧姆，在厚度为 2mm、热电阻为 0.022/瓦特/m/cm2 的氧化物上，金属温度计上的最大电压降是 11mV。 v/ m: d% f/ L( p G* H因此测量分辨率达 1的线温度变化要求仪器分辨率达 11mV 的 0.36或 40V。电容器的尺寸受以下事实的限制，即能强迫通过一个探针的电流是有限的。当多个探测垫片可连接到一个半加热的电阻器上时，就可大大增加进行这种测量所需要的硅面积。) B$ “ s S2 h2 H0 N电流的限制局限了自加热电阻器的宽度，因为要达到任何特定的温度需要一定的功率密度。如果测试结构的设计能够配合到典型的划片线，而加热器电流限制在能
28、安全地迫使其流过一个探针的水平，则测试结构的电容会非常有限。( p# A. nm、间隔为 0.2m、金属线厚度为 0.5m，k 为 3.0，则会产生约 100fF 的电容。, k7 O7 o. . x8 J, X# ; , % x如果要得到解决这一参数 1漂移的能力，仪器就必须能够解决电容测量值 1 fF 的变化。$ L; S9 O. v5 g+ N5 铜金属问题降低与金属互连线有关的寄生 RC 延迟的努力使企业从传统的铝互连技术线转向使用铜基的金属化。7 k0 E! J K2 Cu 基金属线的薄片电阻系数可达到 Al 基金属系统的一半。但转向使用 Cu 要求新的工艺步骤，并会出现一些与之有关
29、的新的可靠性风险。5.1 铜扩散到 SiO2在正常工艺温度下 Cu 很容易扩散到 SiO2 中，它增加了金属的电阻系数，降低了相邻金属线之间的绝缘。为防止这一现象，大多数的 Cu 工艺（如双镶嵌工艺）在 Cu 和任何 SiO2 之间增加了一个难熔阻挡金属层（如 Ta、W 或 TaN），电阻率比 Al 大。对于非常窄的 Cu 线，这会成为非常重要的问题。+ v a9 K同时，阻挡层上的裂纹或孔洞会使 Cu 扩散到相邻介质材料中，引起漏电流。 E % g( - e: l: E0 4 q这就是所谓的“窄工艺窗口”，它要求进行认真的工艺控制来提供高速性能，同时又不会在每 10000 个器件中产生几个缺
30、陷（10 FIT 可靠性）。阻挡层的缺陷通过最小间隔金属线之间的漏电流最容易检测。如果金属线之间的间隔为 0.2mm，用前一个例子中描述的交指型电容器，则侧壁电容器的面积是750m2。如果在介质上施加 7.5MV/cm 的电场（150V），则 Fowler-Nordheim 漏电流约为 3.7 x 10-16 A (0.37 fA)。但如果存在一个缺陷使介质厚度在 2 m2 的面积中降低 50，则通过缺陷的漏电流为 72pA。% A. hm2 的面积内检测一个缺陷中 7.5 fA 漏电流的能力。5.2 Cu 电迁移Cu 金属线初步电迁移测试的结果表明，Cu 金属线在电迁移应力下电阻变化率约为类
31、似应力下 Al 线变化率的 10 分之一。这使我们认为，Cu 对电迁移失效的固有敏感度要低于类似应力下的 Al 线。但 Cu 有一个方面的敏感度是 Al 基技术所没有的。! Z, N5 Z3 8 K. Z- B在镶嵌工艺中，Cu 电镀到难熔金属线沟内，然后涂上一层氮化硅薄膜。Cu 与氮化硅的粘合度不强。当金属线发生电迁移时，金属原子倾向于在线的正偏压端累积。这种累积对金属线产生了与电流密度成正比的压力。1 F1 w3 p5 L. ?# g) x: S$ f如果应力下的线较宽，与另一个宽 Cu 线有最小间隔，则明显的张应力也较宽，与另一宽 Cu 线有最小间隔，显著的张应力就会传递到分开两条线的小
32、氧化物层上。: b2 l: X3 e4 z这可导致氮化硅从金属线之间的氧化物上剥离，造成两个金属线之间短路。Cu 电迁移的早期试验报道了由于相邻短路所造成的显著失效率。电迁移试验结果由于高应力温度下的金属热膨胀和金属线产生的最终应力与应力电流密度之间的关系而更令人困惑。因此，高加速电迁移试验如果通过使用条件应力实现最终应力小于氧化物的断裂强度，则会导致层间氧化物失效的悲观预测。这种关系到目前还没有完全研究到这一方面。但确实有可能电迁移应力会引起侧壁介质的失效。与某些低 k 介质材料有关的机械强度下降可增加这种断裂的频率。用焦耳加热可快速测试侧壁氧化物的强度。Cu 的热膨胀系数为 16.2 pp
33、m/C。SiO2 的热膨胀系数接近 0.3 ppm/C。强迫一个高电流通过线来加热可引起其膨胀，对周围氧化物层产生张应力，形式类似于用加速电迁移测试。线的温度可通过线电阻变化来测量。线加热产生的应力可根据尺寸和温度的变化来计算。通过快速电流斜升和线电阻/温度的一致测量，加上检测相邻金属线漏电流的能力，就可测量侧壁介质的强度。这可成为 Cu 金属化的重要工艺控制变量。进行这种测试的仪器必须能够给线提供显著的电流密度。 c1 q! ; n( e0 # e在 5 m（越宽的线意味着更多应力）Cu 金属线上，如果薄片电阻系数为 0.025 ohms，处于热电阻为 0.022C/Watt/m/cm2 的
34、 0.5 m 的氧化物上，则100C 的焦耳热要求略小于 300 mA 的电流。把温度升高到 200C 要求约 360mA 的电流。（记住线电阻会随着线温度的升高而增加，引起更大的功率耗散）。这种测量要求多个探测垫片用于强迫电流，但它能够在几秒的时间内提供侧壁氧化物的强度测量。进行这种测量的仪器必须能够提供至少半安培的电源，以至少 1mV 的分辨率测量电压。% v x, q% r6 结论( v1 O- 5 X7 ? 6 k9 y评价现代半导体技术可靠性的仪器必须比几年前使用的仪器有更好的性能。随着我们接近制造器件所用材料的根本极限，允许制造可靠材料的工艺包装变得更加紧密。控制 0.18 到 0.1m 的工艺将需要测量 1fA 或更低的电流能力，以生产可靠的栅介质和层间介质层。: y0 e4 g+ g“ 9 $ Z/ v而且，现代的仪器必须降低仪器本身造成的寄生介质吸收效应。4 % b9 D7 a5 * a. p9 v) y更低电阻系数材料（如 Cu）的发展将要求更高的电流源能力。0.51A 的电流对确定Cu 材料的可靠性和 Cu 与层间介质层之间的相互作用将非常有用。Cu 与 SiO2 之间的相互作用产生了对高电压能力的需求。0.18 m 的工艺要求至少 150V 的电压。随着外形尺寸的继续下降，将容许更低的电压
