1、3.1.3 控制器分类,前述的控制器的基本构成:,控制器分类主要针对上图中的微操作信号序列形成部件。,即: 微操作信号序列形成部件采用什么样的方式产生微操作信号。,更具体的说:,微操作信号序列形成部件采用什么样的硬件构成, 能够根据指令译码器的输出、时序控制信号、以及状态信号等产生微操作信号,由微操作信号形成(产生)的方式不同, 导致了控制器设计方法的不同, 由此引出控制器的分类。,1、组合逻辑控制器,即按照组合逻辑设计方式产生的控制器。,该方法的简单描述:,将一个操作所需要的所有条件(如什么指令、什么时间、在什么机器状态下等)写成逻辑表达式的形式, 加以简化后用逻辑电路实现。,比如要完成某一
2、操作OP, 需要发出一个微操作信号Micro_op, 其条件有A、B、C、D、E。要求条件A和B同时成立并且条件C、D、E至少有一个成立, 则可以有逻辑表达式:,Micro_op = AB(C+D+E),如果将计算机要完成的所有操作所需要的微操作信号都以逻辑表达式的形式表达出来, 简化后用逻辑电路予以实现。当要执行某项操作, 则其条件成立, 逻辑电路发出相应的微操作信号完成该项功能。,逻辑电路实现:,该逻辑电路即为微操作信号发生器, 由此产生的控制器即为组合逻辑控制器。,例: 组合逻辑控制例 (仅说明原理),(1) 执行指令: ADD R1, R2,以图3.3 (P.80)为硬件模型(此处省去
3、移位器),完成: R1+R2 R1,将指令执行分为三个阶段：,+R1EN,+Lat1,+R2EN,+Lat2,根据 取指(FET) 译码(DE) 执行(EXE), 在执行阶段所需微操作信号:,+R1CLK,; R1内容输出到内部总线,; 暂存器1的打入脉冲,; R2内容输出到内部总线,; 暂存器2的打入脉冲,; 相加结果打入R1, 结合时序,取指(FET),执行(EXE),译码(DE),EXE阶段时间长度,.,操作的时机,+R1EN = +ADDEXET1,+R2EN = +ADDEXET2,+R1CLK = +ADDEXET4,(节拍T3等待加法器完成加法操作),(2) 执行指令: MOV
4、R1, (R2) ;,在该指令的执行周期EXE, T4时刻:,+R1CLK = +MOVEXET4,所以:,+R1CLK = (+ADDEXET4) + (+MOVEXET4)+ () + () ,+R1EN = (+ADDEXET1 ) + () ,同理:,.,+R1CLK = (+ADDEXET4) + (+MOVEXET4)+ () + () ,控制依据,时间控制,从什么时刻开始,表现形式：,脉冲,组合逻辑控制器 结论:,一条指令是由若干步骤来完成的, 拟定每一步骤所需要的微操作信号(不能再分解的操作称为微操作), 写出每一微操作信号逻辑表达式。,对所有指令进行上述的分解, 形成逻辑表达
5、式, 然后将所有相同的微操作信号的逻辑表达式进行合并, 并简化逻辑表达式, 再用逻辑电路予以实现。, 将前述的控制器组成细化为:,组合逻辑控制器的特点:, 指令执行过程有硬件逻辑完成, 速度快;, 硬件复杂, 不易修改、扩展和升级。,2、微程序控制器, 微程序控制的基本思想,从物理的观点:,微操作信号,各种电信号,即在规定时间产生的电平和脉冲,组合逻辑设计:,按数字逻辑的方法产生所需要的电信号,编码的观点:,将不同周期或节拍的微操作进行编码, 使不同微操作对应一个编码值, 并存入存储器(ROM)。读出编码并译码, 同样可产生电信号。,微程序设计的基本原理: 与组合逻辑控制器设计相同, 将指令分
6、解成若干的微操作, 完成该操作所需信号即称为微命令信号(简称微命令); 将所有微命令进行编码, 并存入ROM(称为微程序ROM); 当要完成某一操作, 从ROM中读出对应的微命令编码, 并对该编码进行译码, 译码输出信号即为完成该操作的微操作信号。,1. 将若干微命令编制成一条微指令, 控制实现一步操作;,2. 若干微指令组成一段微程序, 解释执行一条机器指令;,3. 微程序事先存放在控制存储器中, 执行机器指令时再取出。,微程序设计一般步骤:,微程序控制器的组成框图如下所示:,微程序控制器的特点:, 引入了程序技术, 使设计规整, 引入了存储逻辑, 使功能易于扩展,3.1.4 CPU与外设的
7、信息交换,1、主机和外设的连接方式,(1) 辐射式,早期: 不易扩展线路复杂,现在: 便于扩展,(2) 总线式,特点: 便于扩展,(3) 通道式,特点: 并行能力提高,2、信息传送控制方式,即如何控制CPU与外部设备之间的数据传送。,传送控制方式问题的提出:, 高速CPU与低速外设之间的时间配合, CPU与速度不同的外设之间的时间配合, 外设如何启动(通知)CPU执行I/O指令, 外设的工作是否可以与CPU并行, I/O操作由硬件完成还是软件完成,(1) 直接程序传送方式(程序查询方式),用I/O指令编程实现信息传送。, 外设状态,启动,完成一次工作,调用完,再请求,00,01,10, 在接口
8、中设置状态字表示这些状态;, 空闲: 调用前, 设备不工作;, 结束: 调用后, 设备完成工作。, 查询流程,启动外设,N,Y,输入/出操作,用输出指令,设置启动信号;,用输入指令,读取工作状态并判断,输入或输出指令进行数据传送,例：,启动信号,04,03,01,02,复位端口地址01H,假设: 启动端口地址04H,数据端口地址03H,状态端口地址02H,按查询方式的输入程序如下(假设输入5个数据)：,OUT 04, AL ; 启动输入设备,MOV BL, 05 ; 设置计数值,SHR AL, 1 ; AL右移一位,JNC POLL ; 未准备好, 再次查询,IN AL, 03 ; 已准备好,
9、 读数据,MOV DI, DSTOR ; 设置内存地址,MOV DI, AL ; 数据送内存,INC DI ; 地址加1,DEC BL ; 计数值减1,JNE AGAIN ; 再次启动输入设备, 优缺点,优点: 硬件开销小; 缺点: 输入/输出期间, CPU不执行与I/O无关的操作, 实时处理能力差, 并行程度低。, 应用场合,对CPU效率要求不高的场合;,或诊断、调试过程。,(2) 中断方式, 中断的引入,查询:,程序,并行操作,主机,外设,空闲,启动,等待,工作,程序,交换数据,中断:,主机,程序,外设,空闲,启动,工作,程序,请求,中断程序,交换数据,程序, 中断定义, 中断流程,CPU
10、内设置中断允许标志,CPU暂时中止现行程序的执行, 转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。,=1 允许响应中断,(开中断),=0 不允许响应中断,(关中断),流程图如下:,开中断,继续原程序,启动外设,N,返回,Y,执行中断服务程序,响应,CLI ;,请求,关中断, 初始化,启动 ;,启动设备,响应,返回,例. PC系列机,允许中断位,0 关中断,1 开中断,STI ;,开中断,IF=, 程序安排, 硬件设置,设备工作完成,请求 逻辑,屏蔽逻辑,非屏蔽,CPU送屏蔽字,设备提出请求,CPU禁止/允许设备请求,响应逻辑,判优逻辑,判别设备优先级,CPU响应请求
11、, 并转相应服务程序入口,(使得CPU可动态改变设备优先级),(6) 应用场合,用于中、低速I/O操作或处理复杂随机事件。,注意区分:,送屏蔽字,开/关中断,CPU对请求的屏蔽和对请求的响应。, 中低速I/O操作:,使得CPU执行中断处理程序在时间上能满足中低速I/O操作的要求。, 复杂随机事件:,CPU无法事先安排处理程序。,3. 直接存储器存取(DMA)方式,(1) 定义 (Direct Memory Access),直接依靠硬件实现主存与I/O间的数据传送, 传送期间不需CPU程序干预。,1) 数据传送直接在I/O接口与主存储器之间进行。,2) 早期由CPU控制传送; 现在由DMA控制器
12、控制传送, DMA控制器接管总线权, 传送完毕再交还总线权。,3) 传送期间只要CPU不访存, DMA与CPU可并行操作。,4) 传送前和传送后需要程序干预。,处理器,外设,存储器,总线,逻辑断开,DMA传送,向CPU提出DMA请求,CPU响应DMA请求,(2) 硬件设置,操作类型,地址计数,控制传送方向, DMA控制器,提供主存地址,交换量计数,控制传送次数,初始化信息,(3) DMA流程,传递请求,暂存交换数据,提供外设地址, 外设接口,启动外设,N,Y,继续程序,传送操作类型、主存首址、 交换量、外设寻址信息,Y,N,单字方式,一次DMA传送,地址+1交换量1,N,Y,成组方式,响应,N,继续程序,中断处理,主程序实现初始化。,DMA三个阶段:,程序准备:,(4) 应用场合,用于高速、简单、批量数据传送。,硬件实现M,I/O。,中断处理程序判断传送的正误。,DMA传送:,结束处理:, DMA与中断的相同点:,能响应随机请求; 可并行操作(CPU与外设)。, DMA与中断的不同点:, 用程序实现中、低速I/O传送; 能处理复杂事件;, 一条指令结束时响应请求。, 用硬件实现高速、简单I/O传送; 一个总线周期结束时响应请求。, 程序切换, 总线权切换, CPU不参与数据传送,中 断:,DMA:,
