1、1南通大学电工电子实验中心电子系统综合设计实验报告课题名称：峰值检测系统的设计姓 名：沈 益学 号：0812002017指导教师：陈 娟实验时间：2011 年 1月 3日至 14日2峰值检测系统主要由传感器、放大器、采样/保持、采样/ 保持控制电路、A/D 转换电路、数码显示、数字锁存控制电路组成。其关键任务是检测峰值并使之保持稳定，且用数字显示峰值。一、设计目的1、掌握峰值检测系统的原理；2、掌握峰值检测系统的设计方法；3、掌握峰值检测系统的性能指标和调试方法。二、设计任务及要求1、任务：设计一个峰值检测系统；2、要求：（1）传感器输出 05mV，对应承受力 02000kg；（2）测量值要用
2、数字显示，显示范围是 01999；（3）测量的峰值的电压要稳定。三、设计原理1、设计总体方案据分析，可确定需设计系统的电路原理框图如图 1 所示：图 1 峰值检测系统原理框图2、各部分功能传感器：将被测信号量转换成电量；放大器：将传感器输出的小信号放大，放大器的输出结果满足3模数转换器的转换范围；采样/保持：对放大后的被测模拟量进行采样，并保持峰值；采样/保持控制电路：该电路通过控制信号实现对峰值采样，小于峰值时，保持原峰值，大于原峰值时保持新的峰值；A/D 转换：将模拟量转换成数字量；译码显示：完成峰值数字量的译码显示；数字锁存控制电路：对模数转换的峰值数字量进行锁存，小于峰值的数字量不锁存
3、。三、电路设计1、传感器：本文不予考虑；2、放大器：由于输出信号为 05mV，1mV 对应 400kg，因此选用电压增益为 400 的差动放大电路（该电路精度高） ，如图 2 所示。7 4 17 4 17 4 1u 1u 2u o 1R 1R 2R 2R 3R 3R 4R 4+-u i图 2 差动放大电路根据公式 ，分配第一级放大器放40)/(1RuA314io1U大倍数为 ，分配第二级放大器放大倍数为 ，8/2R11 5084R3则选取电阻值分别为 ， ， ， ，四.6K15.6R22K3144只电阻均选 1/8W 金属膜电阻，三个放大器可选具有高输入共模电压和输入差模电压范围，具有失调电压
4、调整能力以及短路保护等特点的 741 型运算放大器。A3、采样/保持：选用 LF398 采样保持集成电路芯片，电路如图 3 所示。图 3 采样/保持电路LF398 的 8 脚是采样/保持控制脚，当该脚输入高电平时，LF398 进行采样，输入低电平时保持。采样时输入信号使采样保持电容 迅速充电到 。其中 可选用电阻大、漏电小的聚苯乙烯电HCiVHC容，可取 。uF1.04、采样/保持控制电路：该电路选用比较电路，如图 4 所示。图 4 采样/保持控制电路比较电路将 LF398 的输入端电压与输出端电压相比较，产生一5个控制信号 ，用 控制 LF398 的逻辑控制脚，此外 还用来控KVKV制数字锁
5、存控制电路。当 时，比较器输出 为高电平，使O2iVLF398 采样；当 时，比较器输出 为低电平，使 LF398 保持。O2iK图中 选用 741 型运算放大器，二极管选用普通硅二极管4A2CK11。C H5、数字显示表头电路：该电路由 A/D 转换和译码显示电路组成，如图 5 所示。图 5 数字显示表头电路该电路可采用 位数字电压表，元件选择如下： 位 A/D 转换器213 213MC14433，七路达林顿驱动器 MC1413，BCD 到七段锁存-译码- 驱动器 CD4511、基准电源 MC1403 和四个共阴极数码管。6、数字锁存控制电路：数字锁存控制电路时保证 A/D 转换的峰值数字被
6、锁存在 位 A/D 的输出锁存器里，且当被测信号不在量程内213时，超量程或欠量程信号将控制小于峰值的数字量不能锁存。为完成峰值锁存必须掌握 MC14433 两个管脚的功能，其中一个管脚是数6字显示更新输入控制端 DU，另一个管脚是转换周期结束标志输出端 EOC。DU 功能为：当 DU 为高电平时， A/D 转换结果被送入输出锁存器内；当 DU 为低电平时， A/D 转换器仍输出锁存器中原来的结果。EOC 的功能是：每一个 A/D 转换周期结束时，EOC 端输出一个正脉冲。通常电路利用 EOC 端的输出控制 DU，则每次 A/D转换结果都被输出，而峰值检测电路只允许峰值结果输出，小于峰值不输出
7、。所以电路必须设置在峰值时，EOC 的输出才能控制DU。考虑 位 A/D 转换器转换周期为 1/3s，当峰值信号来到时，213应允许 EOC 的输出在 1/3s 内控制 DU 端。由于采样 /保持电路能在A/D 转换周期内保持峰值的模拟量，所以在 A/D 转换周期间峰值数据不会受影响。经过前面的分析，确定数字锁存控制电路如图 6 所示。图 6 数字锁存控制电路该电路由单稳态延时电路、或门 GA 和与门 GB，图中输入信号来自比较器的输出， 表示峰值采样， 表示峰值保持，KV1VK0VK7电路工作情况如下：（1）当 时，或门 GA 输出 1，允许 通过与门 GB，若1VKeocV是高电平，则 也
8、是高电平。 可以控制 DU 端，峰值数据被eocdudu锁存在 A/D 转换器的输出锁存器中。（2）当 由高电平变成低电平时，单稳态触发器的 3 端是下KV降沿触发的脉冲展宽延时电路的输入端，在输入脉冲作用下， 在oV1/3s 内仍然保持高电平。在 1/3s 内 使或门 GA 输出 1，此间 EOCoV的输出电平 能通过与门 GB， 是高电平时， 也是高电平，eocVecdu又可以控制 DU 端，使输出锁存器锁存峰值数据。du（3）当 ， 时，或门 GA 输出为 0，封锁与门0KoGB， 不能通过与门 GB，与门 GB 的输出 为低电平， 封锁eocVduVduA/D 转换器的输出锁存器，输出
9、锁存器仍输出原来的峰值数据。单稳态触发器 3 脚输入信号 由高电平变为低电平时，使输出K脉冲 延时 1/3s 的高电平，数字锁存控制电路就能控制 A/D 转换器oV的输出锁存器锁存峰值数据。输出脉冲的延时时间 由外接部/3s1Tx件 和 的数值大小决定。TRextC据公式 ，取 ，将 ，TextText RC7.02lnF1ext/sx代入上式，得 ，最终去标称值 。 （或F1extK46K510RT门选 74LS32，与门选 74LS08） 。附录：1、系统电路原理图2、各芯片引脚排列图以及功能表3、电路硬件搭试照片84、总结附录 1：系统电路原理图9附录 2：各芯片引脚排列图以及功能表1、
10、A741引脚图1、5 号脚：偏置（调零端）2号脚：正相输入端3号脚：反向输入端4号脚：负电源6号脚：输出7号脚：正电源8号脚：空脚2、74LS08引脚图10功能表3、74LS32引脚图11功能表4、74LS121引脚图引脚符号说明：Cext：外接电容端Q：正脉冲输出端Error!：负脉冲输出端 Rext/Cext：外接电阻/电容端 Rint：内电阻端B：正触发输入端12A1、A2：负触发输入端功能表5、CD4511 引脚图功能表 输 入 输 出 LE BI LI D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8X 0 1 X X X
11、X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 00 1 1 0 0 0 1 0 1 1 0 0 0 0 10 1 1 0 0 1 0 1 1 0 1 1 0 1 20 1 1 0 0 1 1 1 1 1 1 0 0 1 3130 1 1 0 1 0 0 0 1 1 0 0 1 1 40 1 1 0 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 1 0 0 0 1 1 1 1 1 60 1 1 0 1 1 1 1 1 1 0 0 0 0 70 1 1 1 0 0 0 1 1 1 1 1 1 1 80 1 1 1 0 0 1 1 1
12、1 0 0 1 1 90 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 1 0 0 0 0 0 0 消隐 1 1 1 X X X X 锁 存 锁存 6、LF398引脚图引脚符号说明：V+:正电源电压输入引脚调零：偏置调零引脚IN：输入引脚V-：负电源电压输入引脚OUT：输出引脚CH：保持电容引脚14REF：参考电压
13、输入引脚CON：控制逻辑 IN（+ ）7、MC14433引脚图和内部结构图引脚符号说明：VAG：被测电压 V1和基准电压 VREF的地电位VREF：外接基准电压输入端V1：被测电压输入端15R1、 R1/C1、C 1：外接积分阻容元件端C01、 C02：外接失调补偿电容端DU：实时显示控制端， DU 端输入一正脉冲，输出端就输出 A/D 转换结果。若和本电路的 EOC 端连接，则每次 A/D 转换结果均输出。CP1、CP 0：时钟振荡器外接电阻端，外接电阻 RC为 300k 时，振荡频率为 66kHZ。其中 CP0为时钟信号输出端，CP 1为时钟信号输入端，使用外部时钟信号时由此输入。VEE：
14、电路的电源最负端，V AG-VEE2.8VVSS：除 CP0 外所有输出端的低电平基准，V DD-VSS5VEOC：转换周期结果标志输出，每一 A/D 转换周期结束，EOC 输出一个正脉冲，宽度为时钟周期的 1/2Error!：过量程标志输出。当|V 1|VREF时，Error!输出为低电平功能表MC143千 位 BCD码 标 志 意 义SD编 码 内 容 Q3 21Q0BCD7段 数 码 显 示+010不 显 示- 不 显 示 UR不 显 示010不 显 示+1 4-1（ 仅 显 示 “b”和 c段 ）- 0（ 仅 显 示 和 段 ） OR017（ 仅 显 示 和 段 ）1 3-1（ 仅 显
15、 示 b和 c段 ）8、MC1413引脚图16MC1413是是高耐压、大电流达林顿陈列反相驱动器，由七个硅 NPN 达林顿管组成。MC1413 的每一对达林顿都串联一个 2.7K 的基极电阻,在 5V 的工作电压下它能与 TTL 和 CMOS 电路直接相连，可以直接处理原先需要标准逻辑缓冲器来处理的数据。MC1413 工作电压高，工作电流大，灌电流可达 500mA，并且能够在关态时承受 50V 的电压，输出还可以在高负载电流并行运行。9、MC1403引脚图MC1403是低压基准芯片。一般用作 812bit 的 D/A芯片的基准电17压等一些需要基本精准的基准电压的场合。输出电压: 2.5 V
16、/- 25 mV输入电压范围: 4.5 V to 40 V输出电流: 10 mA因为输出是固定的，所以电路很简单。就是 Vin接电源输入，GND接底，Vout 加一个 0.1uf-1uf的电容就可以了。 Vout一般用作812bit 的 D/A芯片的基准电压。MC1403是美国摩托罗拉公司生产的高准确度、低温漂、采用激光修正的带隙基准电压源，国产型号为 5G1403和 CH1403。它采用DIP8 封装，引脚排列如图 7-1-2所示。UI4.5V15V，UO2.500V（典型值），T 可达 10106/。为了配 8P插座，还专门设置了 5个空脚。其输出电压UOUg0(R3R4)/R41.205
17、2.082.5V。MC1403的输入-输出特性输入电压 UiV 输出电压 UoV10 2.50289 2.50288 2.50287 2.50286 2.50285 2.50284.5 2.502718当 Ui从 10V降至 4.5V时，Uo 只变化 0.0001V，变化率仅为0.0018。10、数码管引脚图19附录 3：电路硬件搭试照片20附录 4：总结电子系统综合设计不仅是对理论知识的巩固，同时也是动手实践能力的培养。设计环节是将我们所学理论知识运用到实际中，所需要的理论知识不是单一的，而是电路、数字电子技术、模拟电子技术等的综合，有助于我们学会将理论知识灵活应用到实践中，进一步提高理论水
18、平；硬件实现环节，需要我们有实践经验，例如元器件的布局以及布线等，同时也需要我们有很好的动手能力和耐心。我认为电子系统综合设计的关键之处主要在于以下几方面：1、设计方案要合理可行。如果设计方案存在错误或者在硬件实现方面存在问题等，这都将影响整个设计的结果，因此在设计时应注意每一个细节，务必要细心谨慎。2、器件布局要合理。器件布局直接影响后续的布线，布局不合理，会导致布线复杂，布线难度加大。3、布线要细心美观。由于所采用的导线比较细，容易出现断裂，在布线时应务必细心，同时应充分利用面包板，尽可能使布线美观。4、应调试每一个功能模块后在进入下一个功能模块的布线。每一个功能没款都影响着整个系统的功能实现，只有确保每一个功能模块都正确才能保证系统的正确性。5、熟知系统的功能以及每个模块的功能和调试方法。经过本次设计环节，我深刻体会到：在实践过程中，我们需要21细心耐心，有钻研精神。耐心细心是确保我们实践顺利进行的前提条件，这样才能保证我们在实践过程中不出错误，才能顺利完成实践环节的任务。在实践过程中碰到一些问题，就需要我们有钻研精神，不能因为有问题而放弃，应该耐心细致的排查。
