功率场效应晶体管MOSFET.doc

1、功率场效应晶体管 MOSFET摘 要： 文中阐述了 MOSFET 的结构、工作原理、静态、动态特性，并对动态特性的改进进行了论述，简介了 MOSFET 的驱动电路及其发展动态。分析了功率 MOSFET 的几种驱动电路的技术特性和功率损耗，阐述了功率 MOSFET。介 绍了新一代 MOSFETQFET 的主要技术特性，阐述了 MOSFET 器件的发展趋势和研发动态及变换器领域应用的优势。 叙 词： MOSFET 结构 特性 驱动电路 功率损耗 应用 Abstract： This paper elaborate MOSFET frame、work elements、static state、dyn

2、amic characteristic，right dynamic characteristic improve on carry out discuss，brief introduction MOSFET drive circuit and develop dynamic。analyze drive circuit technique characteristic and power loss for power MOSFET，elaborate power MOSFET develop current and research dynamic and parts of an apparat

3、us apply advantage indeflector field。 Keywords： MOSFET frame characteristic drive circuit power loss apply 1.概述MOSFET 的原意是：MOS（Metal Oxide Semiconductor 金属氧化物半导体），FET（Field Effect Transistor 场效 应晶体管），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管。功率场效应晶体管也分为结型和绝缘栅型,但通常主要指 绝缘栅型中的 MOS 型（Metal Oxide Semico

4、nductor FET）,简称功率 MOSFET（Power MOSFET）。结型功率场效应晶体管一般称作静电感应晶体管（Static Induction TransistorSIT）。其特点是用栅极电压来控制漏极电流，驱动电路简单，需要的驱动功率小，开关速度快，工作频率高，热稳定性优于 GTR，但其 电流容量小，耐压低，一般只适用于功率不超过 10kW 的电力 电子装置。2.功率 MOSFET 的结构和工作原理功率 MOSFET 的种类：按 导电沟道可分为 P 沟道和 N 沟道。按栅极电压幅值可分为；耗尽型；当栅极电压为零时漏源极之间就存在导电沟道，增 强型； 对于 N（P）沟道器件，栅极电

5、压大于（小于）零时才存在导电沟道，功率 MOSFET 主要是 N 沟道增强型。2.1 功率 MOSFET 的结构功率 MOSFET 的内部结构和 电气符号如图 1 所示；其导通时只有一种极性的载流子（多子）参与导电，是单极型晶体管。导电机理与小功率 MOS 管相同，但结构上有较大区别，小功率MOS 管是横向导电器件，功率 MOSFET 大都采用垂直导电结 构，又称 为 VMOSFET（Vertical MOSFET），大大提高了 MOSFET 器件的耐压和耐电流能力。按垂直导电结构的差异，又分为利用 V 型槽实现垂直导电的 VVMOSFET 和具有垂直导电双扩散 MOS 结构的 VDMOSFE

6、T（Vertical Double-diffused MOSFET），本文主要以 VDMOS 器件为例进行讨论。功率 MOSFET 为多元集成 结构，如国际整流器公司（International Rectifier）的 HEXFET 采用了六边形单元；西门子公司（Siemens）的 SIPMOSFET 采用了正方形 单元；摩托罗拉公司（Motorola）的 TMOS 采用了矩形单元按“品”字形排列。2.2 功率 MOSFET 的工作原理截止：漏源极间加正电源，栅源极间电压为零。P 基区与 N 漂移区之间形成的 PN 结 J1 反偏，漏源极之间无电流流过。导电：在栅源极间加正电压 UGS，栅极是

7、绝缘的，所以不会有栅极电流流过。但栅极的正电压会将其下面 P 区中的空穴推开，而将 P 区中的少子电子吸引到栅极下面的 P 区表面当 UGS 大于 UT（开启电压或阈值电压）时，栅极下 P 区表面的电子浓度将超过空穴浓度，使 P 型半导体反型成 N 型而成为反型层， 该反型层形成 N 沟道而使 PN 结 J1 消失，漏极和源极导电。2.3 功率 MOSFET 的基本特性2.3.1 静态特性；其转移特性和输出特性如图 2 所示。 漏极电流 ID 和栅源间电压 UGS 的关系称为 MOSFET 的转移特性，ID 较大时，ID 与 UGS的关系近似线性，曲线的斜率定 义为跨导 GfsMOSFET 的

8、漏极伏安特性（ 输出特性）：截止区（对应于 GTR 的截止区）；饱和区（对应于GTR 的放大区）；非饱和区（对应于 GTR 的饱和区）。 电力 MOSFET 工作在开关状态，即在截止区和非饱和区之间来回转换。电力 MOSFET 漏源极之间有寄生二极管，漏源极 间加反向电压时器件导通。电力 MOSFET 的通态电阻具有正温度系数，对器件并联时的均流有利。2.3.2 动态特性；其测试电路和开关过程波形如图 3 所示。开通过程；开通延迟时间 td(on) up 前沿时刻到 uGS=UT 并开始出现 iD 的时刻间的时间段；上升时间 tr uGS 从 uT 上升到 MOSFET 进入非饱和区的栅压 U

9、GSP 的时间段；iD 稳态值由漏极电源电压 UE 和漏极负载电阻决定。UGSP 的大小和 iD 的稳态值有关，UGS达到 UGSP 后，在 up 作用下继续升高直至达到稳态，但 iD 已不变。开通时间 ton开通延迟时间与上升时间之和。关断延迟时间 td(off) up 下降到零起，Cin 通过 Rs 和 RG 放电，uGS 按指数曲线下降到UGSP 时，iD 开始减小为零的时间段。下降时间 tf uGS 从 UGSP 继续下降起，iD 减小，到 uGSUT 时沟道消失，iD 下降到零为止的时间段。关断时间 toff关断延迟时间和下降时间之和。2.3.3 MOSFET 的开关速度。MOSFE

10、T 的开关速度和 Cin 充放电有很大关系，使用者无法降低Cin，但可降低驱动电路内阻 Rs 减小时间常数，加快开关速度，MOSFET 只靠多子导电，不存在少子储存效应，因而关断过 程非常迅速， 开关时间在 10100ns 之间，工作频率可达 100kHz以上，是主要电力电子器件中最高的。场控器件静态时几乎不需输入电流。但在开关过程中需对输入电容充放电，仍需一定的驱动功率。开关频率越高，所需要的驱动功率越大。2.4 动态性能的改进 在器件应用时除了要考虑器件的电压、电流、频率外， 还必须掌握在应用中如何保护器件，不使器件在瞬态变化中受损害。当然晶 闸管是两个双极型晶体管的 组合，又加上因大面

11、积带来的大电容，所以其 dv/dt 能力是较为脆弱的。对 di/dt 来说，它还存在一个导通区的扩展问题，所以也带来相当严格的限制。功率 MOSFET 的情况有很大的不同。它的 dv/dt 及 di/dt 的能力常以每纳秒（而不是每微秒）的能力来估量。但尽管如此，它也存在动态性能的限制。这些我们可以从功率 MOSFET 的基本结构来予以理解。图 4 是功率 MOSFET 的结 构和其相应的等效电路。除了器件的几乎每一部分存在电容以外，还必须考虑 MOSFET 还并联着一个二极管。同 时从某个角度看、它还存在一个寄生晶体管。（就像 IGBT 也寄生着一个晶 闸管一样）。这几个方面，是研究 MOS

12、FET 动态特性很重要的因素。首先 MOSFET 结构中所附 带的本征二极管具有一定的雪崩能力。通常用单次雪崩能力和重复雪崩能力来表达。当反向 di/dt 很大时，二极管会承受一个速度非常快的脉冲尖刺，它有可能进入雪崩区，一旦超越其雪崩能力就有可能将器件损坏。作为任一种 PN 结二极管来说，仔细研究其动态特性是相当复杂的。它 们和我们一般理解 PN 结正向时导通反向时阻断的简单概念很不相同。当电流迅速下降时 ，二极管有一 阶段失去反向阻断能力，即所谓反向恢复时间。PN结要求迅速导通时，也会有一段 时间并不显示很低的电阻。在功率 MOSFET 中一旦二极管有正向注入，所注入的少数载流子也会增加作

13、 为多子器件的 MOSFET 的复杂性。 功率 MOSFET 的设计过程中采取措施使其中的寄生晶体管尽量不起作用。在不同代功率MOSFET 中其措施各有不同，但总的原则是使漏极下的横向电阻 RB 尽量小。因为只有在漏极N 区下的横向电阻流过足够电 流为这个 N 区建立正偏的条件 时，寄生的双极性晶 闸管才开始发难。然而在严峻的动态条件下，因 dv/dt 通过相应电容引起的横向电流有可能足够大。此时这个寄生的双极性晶体管就会起动，有可能 给 MOSFET 带来损坏。所以考 虑瞬态性能时对功率 MOSFET 器件内部的各个电容（它是 dv/dt 的通道）都必须予以注意。 瞬态情况是和线路情况密切相

14、关的，这方面在应用中应给予足够重视。对器件要有深入了解，才能有利于理解和分析相应的问题。3.高压 MOSFET 原理与性能分析在功率半导体器件中，MOSFET 以高速、低开关损耗、低驱动损耗在各种功率变换，特 别是高频功率变换中起着重要作用。在低 压领域， MOSFET 没有竞争对手，但随着 MOS 的耐压提高，导通电阻随之以 2.4-2.6 次方增长，其增长速度使 MOSFET 制造者和应用者不得不以数十倍的幅度降低额定电流，以折中 额定电流、 导通电阻和成本之 间的矛盾。即便如此，高 压MOSFET 在额 定结温下的导通电阻产生的导通压降仍居高不下，耐压 500V 以上的 MOSFET的额

15、定结温、额定电流条件下的 导通电压很高，耐 压 800V 以上的导通电压高得惊人， 导通损耗占 MOSFET 总损耗的 2/3-4/5，使 应用受到极大限制。 3.高压 MOSFET 原理与性能分析在功率半导体器件中，MOSFET 以高速、低 开关损耗、低驱动损耗在各种功率变换，特别是高频功率变换中起着重要作用。在低压领域，MOSFET 没有竞争对手，但随着 MOS 的耐 压提高，导通电阻随之以 2.4-2.6 次方增长，其增长速度使 MOSFET 制造者和应用者不得不以数十倍的幅度降低额定电流，以折中额定电流、导通电阻和成本之 间的矛盾。即便如此，高压 MOSFET 在额定结温下的导通电阻产

16、生的导通压降仍居高不下，耐 压 500V 以上的 MOSFET 的额定结温、额定电流条件下的导通电压很高，耐压 800V 以上的导通电压高得惊人， 导通损耗占 MOSFET 总损耗的 2/3-4/5，使应用受到极大限制。3.1 降低高压 MOSFET 导通电阻的原理与方法 3.1.1 不同耐压的 MOSFET 的导通电阻分布。不同耐压的 MOSFET，其导通电阻中各部分电阻比例分布也不同。如耐压 30V 的 MOSFET，其外延 层电 阻仅为总导通电阻的 29%，耐压600V 的 MOSFET 的外延层电阻则是总导通电阻的 96.5%。由此可以推断耐压 800V 的MOSFET 的导 通电阻将

17、几乎被外延层电阻占据。欲 获得高阻断电压，就必 须采用高电阻率的外延层，并增厚。这就是常规高压 MOSFET 结构所导致的高导通电阻的根本原因。 3.1.2 降低高压 MOSFET 导通电阻的思路。增加管芯面积虽能降低导通电阻，但成本的提高所付出的代价是商业品所不允许的。引入少数 载流子导电虽 能降低导通压降，但付出的代价是开关速度的降低并出现拖尾电流， 开关损耗增加，失去了 MOSFET 的高速的优点。 以上两种办法不能降低高压 MOSFET 的导通电阻，所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高 掺杂、低 电阻率分开解决。如除导通时低掺杂的高耐压外延层对导通电阻只能

18、起增大作用外并无其他用途。这样，是否可以将导电通道以高掺杂较低电阻率实现，而在 MOSFET 关断时， 设法使这个通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的 N-外延 层。基于这种思想，1988 年 INFINEON 推出内建横向电场耐压为 600V 的COOLMOS，使 这一想法得以实现。内建横向 电场的高压 MOSFET 的剖面结构及高阻断电压低导通电阻的示意图如图 5 所示。 与常规 MOSFET 结构不同，内建横向电场的 MOSFET 嵌入垂直 P 区将垂直导电区域的 N区夹在中间，使 MOSFET 关断时，垂直的 P 与 N 之间建立横向 电场，并且垂直导电区域的 N掺杂浓度

19、高于其外延区 N-的 掺杂浓度。 当 VGSVTH 时，由于被 电场反型而产生的 N 型导电沟道不能形成，并且 D，S 间加正电压，使 MOSFET 内部 PN 结反偏形成耗尽层，并将垂直导电的 N 区耗尽。这个耗尽层具有纵向高阻断电压，如图 5（b）所示，这时器件的耐压取决于 P 与 N-的耐压。因此 N-的低掺杂、高 电阻率是必需的。 当 CGSVTH 时，被 电场 反型而产生的 N 型导电沟道形成。源极区的电子通过导电沟道进入被耗尽的垂直的 N 区中和正 电荷，从而恢复被耗尽的 N 型特性，因此导电沟道形成。由于垂直 N 区具有较低的电阻率，因而导通电阻较常规 MOSFET 将明显降低。

20、 通过以上分析可以看到：阻断电压与导通电阻分别在不同的功能区域。将阻断电压与导通电阻功能分开，解决了阻断电压 与导通电阻的矛盾，同 时也将阻断 时的表面 PN 结转化为掩埋PN 结，在相同的 N-掺杂浓度时，阻断 电压还可进一步提高。 3.2 内建横向电场 MOSFET 的主要特性 3.2.1 导通电阻的降低。INFINEON 的内建横向电场的 MOSFET，耐压 600V 和 800V，与常规 MOSFET 器件相比，相同的管芯面积， 导通电阻分别下降到常规 MOSFET 的 1/5， 1/10；相同的额定电流，导通电阻分别 下降到 1/2 和约 1/3。在额定结温、额定电流条件下， 导通电

21、压分别从 12.6V，19.1V 下降到 6.07V，7.5V；导通损耗下降到常规 MOSFET 的 1/2 和 1/3。由于导通损耗的降低，发热减少，器件相对较凉，故称 COOLMOS。 3.2.2 封装的减小和热阻的降低。相同额定电流的 COOLMOS 的管芯较常规 MOSFET 减小到 1/3 和 1/4，使封装减小两个管壳规格，如表 1 所示。表 1 封装与电流、电压额定值 由于 COOLMOS 管芯厚度仅为常规 MOSFET 的 1/3，使 TO-220 封装 RTHJC 从常规 1/W 降到 0.6/W；额定功率从 125W 上升到 208W，使管芯散热能力提高。 3.2.3 开关

22、特性的改善。COOLMOS 的栅极电荷与开关参数均优于常规 MOSFET，很明显，由于 QG，特别是 QGD 的减少，使 COOLMOS 的开关时间约为常规 MOSFET 的 1/2；开关损耗降低约 50%。关断时间的下降也与 COOLMOS 内部低栅极电阻(1 有关。 3.2.4 抗雪崩击穿能力与 SCSOA。目前，新型的 MOSFET 无一例外地具有抗雪崩击穿能力。COOLMOS 同样具有抗雪崩能力。在相同额定电流下， COOLMOS 的 IAS 与 ID25相同。但由于管芯面积的减小，IAS 小于常规 MOSFET，而具有相同管芯面积时， IAS 和 EAS 则均大于常规 MOSFET。

23、 COOLMOS 的最大特点之一就是它具有短路安全工作区（SCSOA ），而常规 MOS 不具备这个特性。COOLMOS 的 SCSOA 的获得主要是由于转移特性的变化和管芯热阻降低。COOLMOS 的转移特性如图 6 所示。从图 6 可以看到，当 VGS8V 时，COOLMOS 的漏极电流不再增加，呈恒流状态。特别是在结温升高时，恒流值下降，在最高结温时，约为 ID25的2 倍，即正常工作电流的 3-3.5 倍。在短路状态下，漏极 电流不会因 栅极的 15V 驱动电压而上升到不可容忍的十几倍的 ID25，使 COOLMOS 在短路时所耗散的功率限制在350V2ID25，尽可能地减少短路时管芯

24、发热。管芯热阻降低可使管芯产生的热量迅速地散发到管壳，抑制了管芯温度的上升速度。因此，COOLMOS 可在正常栅极电压驱动，在0.6VDSS 电源电压下承受 10S 短路冲击，时间间隔大于 1S，1000 次不损坏，使 COOLMOS可像 IGBT 一样，在短路时得到有效的保护。 3.3 关于内建横向电场高压 MOSFET 发展现状 继 INFINEON1988 年推出 COOLMOS 后， 2000 年初 ST 推出 500V 类似于 COOLMOS 的内部结构，使 500V，12A 的 MOSFET 可封装在 TO-220 管壳内，导通电阻为 0.35，低于IRFP450 的 0.4，电流

25、额定值与 IRFP450 相近。IXYS 也有使用 COOLMOS 技术的MOSFET。IR 公司也推出了 SUPPER220，SUPPER247 封装的超级 MOSFET，额定电流分别为35A，59A，导通电阻分别为 0.082，0.045，150时导通压降约 4.7V。从综合指标看，这些MOSFET 均优 于常规 MOSFET，并不是因 为随管芯面积增加，导通电阻就成比例地下降，因此，可以认为，以上的 MOSFET 一定存在类似横向电场的特殊结构，可以看到，设法降低高压MOSFET 的导 通压降已经成为现实，并且必将推 动高压 MOSFET 的应用。 3.4 COOLMOS 与 IGBT

26、的比较 600V、800V 耐压的 COOLMOS 的高温导通压降分别约 6V，7.5V，关断损耗降低 1/2，总损耗降低 1/2 以上，使总损耗为常规 MOSFET 的 40%-50%。常规 600V 耐压 MOSFET 导通损耗占总损耗约 75%，对应相同总损耗超高速 IGBT 的平衡点达 160KHZ，其中 开关损耗占约75%。由于 COOLMOS 的总损耗降到常规 MOSFET 的 40%-50%，对应的 IGBT 损耗平衡频率将由 160KHZ 降到 约 40KHZ，增加了 MOSFET 在高压中的应用。 从以上讨论可见，新型高压 MOSFET 使长期困扰高压 MOSFET 的导通压

27、降高的问题得到解决；可简化整机设计，如散热 器件体积可减少到原 40%左右；驱动电路、缓冲电路简化；具备抗雪崩击穿能力和抗短路能力；简化保护电路并使整机可靠性得以提高。4.功率 MOSFET 驱动电路 功率 MOSFET 是电压型驱动 器件，没有少数载流子的存贮效应，输入阻抗高，因而开关速度可以很高，驱动功率小，电路简单。但功率 MOSFET 的极间电容较大，输入电容 CISS、输出电容 COSS 和反馈电容 CRSS 与极间电容的关系可表述为： 功率 MOSFET 的栅极输入端相当于一个容性网 络，它的工作速度与驱动源内阻抗有关。由于 CISS 的存在，静态时栅极 驱动电流几乎为零，但在开通

28、和关断动态过程中，仍需要一定的驱动电流。假定开关管饱和导 通需要的栅极电压值为 VGS，开关管的开通时间 TON 包括开通延迟时间 TD 和上升时间 TR 两部分。开关管关断过程中，CISS 通过 ROFF 放电， COSS 由 RL 充电，COSS 较大，VDS（T）上升较慢，随着 VDS(T)上升较慢，随着 VDS（T）的升高 COSS 迅速减小至接近于零时， VDS（T）再迅速上升。 根据以上对功率 MOSFET 特性的分析，其驱动通常要求：触发脉冲要具有足够快的上升和下降速度；开通时以低电阻力栅极电容充电，关断时为栅 极提供低电阻放电回路，以提高功率 MOSFET 的 开关速度；为了使

29、功率 MOSFET 可靠触发导通，触 发脉冲电压应高于管子的开启电压，为了防止误导通，在其截止时应提供负的栅源电压 ；功率开关管开关时所需驱动电流为栅极电容的充放电电流，功率管极 间电容越大，所需电流越大，即带负载能力越大。4.功率 MOSFET 驱动电路功率 MOSFET 是电压型驱动器件，没有少数 载流子的存贮效应， 输入阻抗高，因而开关速度可以很高，驱动功率小，电路简单。但功率 MOSFET 的极间电容较大，输入电容 CISS、输出电容 COSS 和反馈电容 CRSS 与极间电容的关系可表述为：功率 MOSFET 的栅极输入端相当于一个容性网络，它的工作速度与驱动源内阻抗有关。由于 CI

30、SS 的存在，静态时栅极驱动电 流几乎为零，但在开通和关断动态过程中，仍需要一定的驱动电流。假定开关管饱和导通需要的 栅极电压值为 VGS，开关管的开通时间 TON 包括开通延迟时间 TD 和上升时间 TR 两部分。开关管关断过程中， CISS 通过 ROFF 放电， COSS 由 RL 充电，COSS 较大，VDS （T）上升较慢，随着 VDS(T)上升较慢，随着 VDS（T）的升高 COSS 迅速减小至接近于零时，VDS（T）再迅速上升。根据以上对功率 MOSFET 特性的分析，其驱动通常要求：触发脉冲要具有足够快的上升和下降速度；开通时以低电阻力栅极电容充电，关断时为栅极提供低 电阻放电

31、回路，以提高功率MOSFET 的开关 速度；为了使功率 MOSFET 可靠触发导通，触 发脉冲电压应高于管子的开启电压，为了防止误导通，在其截止时应提供负的栅源电压 ；功率开关管开关时所需驱动电流为栅极电容的充放电电流，功率管极 间电容越大，所需 电 流越大，即带负载能力越大。4.1 几种 MOSFET 驱动电路介绍及分析4.1.1 不隔离的互补驱动电路。图 7（a）为常用的小功率 驱动电路，简单可靠成本低。适用于不要求隔离的小功率开关设备。图 7（b）所示驱动电路开关 速度很快， 驱动能力强，为防止两个MOSFET 管直通，通常串接一个 0.51 小电阻用于限流，该电路适用于不要求隔离的中功

32、率开关设备。这两种电路特点是 结构简单。 功率 MOSFET 属于电压型控制器件，只要栅极和源极之间施加的电压超过其阀值电压就会导通。由于 MOSFET 存在结电容， 关断时其漏源两端电压的突然上升将会通过结电容在栅源两端产生干扰电压。常用的互 补驱动电路的关断回路阻抗小，关断速度较快，但它不能提供负压，故抗干扰性较差。为了提高电路的抗干扰性，可在此种驱动电路的基础上增加一级有V1、V2、R 组成的 电路，产生一个负压，电路原理图如图 8 所示。 当 V1 导通时，V2 关断，两个 MOSFET 中的上管的栅、源极放电，下管的栅、源极充 电，即上管关断，下管导通，则被驱动的功率管关断；反之 V

33、1 关断时， V2 导通，上管 导通，下管关断，使驱动的管子导通。因为上下两个管子的 栅、源极通 过不同的回路充放 电，包含有 V2 的回路，由于 V2 会不断退出饱和直至 关断，所以对于 S1 而言导通比关断要慢，对于 S2 而言导通比关断要快，所以两管发热程度也不完全一 样， S1 比 S2 发热严重。该驱动电路的缺点是需要双电源，且由于 R 的取值不能过大，否则会使 V1 深度饱和，影响关断速度，所以 R 上会有一定的损耗。4.1.2 隔离的驱动电路（1）正激式驱动电路。电路原理如图 9（a）所示，N3 为去磁绕组，S2 为所驱动的功率管。R2为防止功率管栅极、源极端电压 振荡的一个阻尼

34、电阻。因不要求漏感较小，且从速度方面考虑，一般 R2 较小，故在分析中忽略不计。其等效电路图如图 9（b）所示脉冲不要求的副边并联一 电阻 R1，它做为正激变换器的假负载，用于消除关断期间输出电压发 生振荡而误导通。同 时它 还可以作为功率 MOSFET 关断时的能量泄放回路。该驱动电路的 导通速度主要与被驱动的 S2 栅极、源极等效 输入电容的大小、S1 的驱动信号的速度以及 S1 所能提供的电流大小有关。由仿真及分析可知，占空比 D 越小、R1 越大、 L 越大，磁化电流越小，U1 值越小，关断速度越慢。该电路具有以下优点：电路结构简单可靠，实现了隔离驱动。只需单电源即可提供导通时的正、关

35、断时负压。占空比固定时，通过合理的参数设计，此驱动电路也具有较快的开关速度。该电路存在的缺点：一是由于隔离变压器副边需要噎嗝 假负载防振荡，故电路损耗较大；二是当占空比变化时关断速度变化较大。脉 宽较窄时，由于是储存的能量减少导致 MOSFET 栅极的关断速度变慢。（2）有隔离变压器的互补驱动电路。如图 10 所示，V1、V2 为互补工作，电容 C 起隔离直流的作用，T1 为高频、高磁率的磁环或磁罐。导通时隔离变压器上的电压为（1-D）Ui、关断时为 D Ui，若主功率管 S 可靠导通电压为12V，而隔离变压器原副边匝比 N1/N2 为 12/（1-D）Ui。为保证导通期间 GS 电压稳定 C

36、 值可稍取大些。该电路具有以下优 点：电路结构简单可靠，具有电气隔离作用。当脉宽变化时，驱动的关断能力不会随着变化。该电路只需一个电源，即为单电源工作。隔直电容 C 的作用可以在关断所驱动的管子时提供一个负压，从而加速了功率管的 关断，且有 较高的抗干 扰能力。但该电路存在的一个较大缺点是输出电压的幅值会随着占空比的 变化而变化。当 D 较小时，负向电压小，该电路的抗干扰 性变差，且正向 电压较高，应该注意使其幅值不超过 MOSFET 栅极的允许电压。当 D 大于 0.5 时驱动电压正向电压小于其负向电压，此时应该注意使其负电压值不超过 MOAFET 栅极允许电压。所以该电路比较适用于占空比固

37、定或占空比变化范围不大以及占空比小于 0.5 的场合。（3）集成芯片 UC3724/3725 构成的驱动电路电路构成如图 11 所示。其中 UC3724 用来产生高频载波信号，载波频率由电容 CT 和电阻RT 决定。一般载波频率小于 600kHz，4 脚和 6 脚两端产生高 频调制波， 经高频小磁环变压器隔离后送到 UC3725 芯片 7、8 两脚经 UC3725 进行调制后得到 驱动信号， UC3725 内部有一肖特基整流桥同时将 7、8 脚的高 频调制波整流成一直流电压 供驱动所需功率。一般来 说载波频率越高驱动延时越小，但太高抗干 扰变差；隔离变压器磁化 电感越大磁化电流越小， UC37

38、24 发热越少，但太大使匝数增多导 致寄生参数影响变大，同 样会使抗干 扰能力降低。根据实验数据得出：对于开关频率小于 100kHz 的信号一般取（400500 ）kHz 载波频率较好， 变压器选用较高磁导如 5K、7K 等高频环形磁芯，其原边磁化电感小于约 1 毫亨左右为好。这种驱动电路仅适合于信号频率小于 100kHz 的场合，因信号频率相对载波频率太高的话，相对延时太多，且所需驱动功率增大，UC3724 和 UC3725 芯片发热温升较高，故 100kHz 以上开关频率仅对较小极电容的 MOSFET 才可以。对于 1kVA 左右开关频率小于 100kHz 的场合，它是一种良好的驱动电路。

39、该电路具有以下特点： 单电源工作，控制信号与驱动实现隔离，结构简单尺寸较小，尤其适用于占空比变化不确定或信号频率也变化的场合。5.功率 MOSFE 发展与研发MOSFET 漏源之间的电流通 过一个沟道（CHANNEL）上的栅（GATE）来控制。按 MOSFET的原意，MOS 代表金属（ METAL）氧化物（OXIDE）半导体（SEMICONDUCTOR），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）。FET（FIELDEFFECTTRANSISTOR 场效应晶体管）的名字也由此而来。然而我 HEXFET 中的栅极并不是金属做的，而是用多晶硅（POLY ）来做栅极， 这

40、也就是图中所注明的硅栅极（SILICONGATE）。IR 在 1978 年时是用金属做栅极的， 1979 年的 GEN1HEXFET 是世界上第一个采用多晶硅栅极的多原胞型功率 MOSFET。IR 功率 MOSFET 的基本结 构中每一个六角形是一个 MOSFET 的原胞（CELL）。正因为原胞是六角形的（HEXANGULAR）,因而 IR 常把它称为 HEXFET。功率 MOSFET 通常由许多个MOSFET 原胞 组成。已风行了十余年的 IR 第三代（GEN3）HEXFET 每平方厘米约有 18 万个原胞，目前世界上密度最高的 IR 第八代（GEN8）HEXFET 每平方厘米已有 1740

41、 万个原胞。这就完全可以理解，现代功率半 导体器件的精细工艺已和微 电子电路相当。新一代功率器件的制造技术已进入亚微米时代。 作为功率 MOSFET 来说，有两项参数是最重要的。一个是 RDS(ON),即通态时的漏源电阻。另一个是 QG，即栅极电荷，实际即栅极电容。 栅极电容细分起来可分成好几个部分，与器件的外特性输入与输出电容也有较复杂的关系。除此之外有些瞬态参数也需要很好考虑， 这些我们留到后面再谈。 5.1 通态漏源电阻 RDS(ON)的降低 为降低 RDS(ON)，先要分析一下 RDS(ON)是由哪些部分组成。这些电阻主要包括： （1） RCH：沟道 电阻，即栅极下沟道的电阻。 （2）

42、 RJ：JFET 电阻，即把各原胞的 P基区（PBASE）所夹住的那部分看为 JEFT。JEFT 是结型场效应晶体管（JUNCTIONFET）的简称。 结型场效应管是以 PN 结上的电场来控制所夹沟道中的电流。虽同称为场效应 晶体管，但它和 MOSFET 是以表面电场来控制沟道中的电流情况不同，所以 MOSFET 有时也被称为表面场效应管。（3）RD：漂移层电阻，主要是外延层中的电阻。一般做功率 MOSFET 都采用外延片。所 谓外延片即在原始的低阻衬底（SUBSTRATE）硅片上向外延伸一 层高阻层。高阻 层用来耐受电压，低阻衬底作为支撑又不增加很多电阻。 对 MOSFET 来说，载流子（电

43、子或空穴）在这些区域是在外界电压下作漂移（DRIFT）运动，故而相 关的电阻称为 RD。若要求 MOSFET 的耐压高，就必须提高高阻层（对 N 沟道 MOSFET 来说，称 N层）的电阻率，但当外延层的电阻率提高时，RD 也随之提高。这也是很少出 现一千伏以上的高压 MOSFET 的原因。 1.降低沟道电阻首先我们来看如何降低沟道电阻。前面已经提到，当前功率 MOSFET 发展的一个重要趋势就是把单个原胞的面积愈做愈小，原胞的密度愈做愈高，其原因就是为了降低沟道电阻。为什么提高原胞的密度可降低沟道电阻呢？从图一可以看出：HEXFET 的电流在栅极下横向流过沟道。其电阻的大小和通过沟道 时的截

44、面有关。而 这个截面随器件内原胞周界的增 长而增大。当原胞密度增大时，在一定的面 积内， 围绕着所有原胞的总 周界长度也迅速扩大，从而使沟道电阻得以下降。 IR 公司 1995 年发展的第五代 HEXFET，其原胞密度已比第三代大 5 倍。因此通 过同样电流时的硅片面积有希望缩小到原来的 2/5。第五代的另一个特点是，其工艺大为简化，即从第三代的 6 块光刻板减为 4 块，这样 器件的制造成本就可能降低。当今世界上最流行的仍是 IR 的第三代和第五代，第三代常用于较高电压的器件（如 200 600 伏），而第五代常用于 较低电压的器件（如 30250 伏）。高密度 结构在较低电压器件中显 示更

45、优越作用的原因是因为低压器件的体电阻 RD 较小，因而降低沟道 电阻更易于显出效果。过去有多年工作经验的电力电子工作者，常对当前生产厂热中于 发展低压器件不感兴趣或不可理解。这主要是电力电子技术的应用面已大大拓宽，一些低压应 用已成为新技术发展中的关键 。最典型的是 电脑中电源的需求。正在研究的是 1 伏甚至到 0.5 伏的电源，同 时必须迅速通 过 50 或 100 安这样大的电流， 这种要求对半导体器件是十分苛刻的。就像要求一个非常低压 力的水源，瞬 间流出大量的水一样。 为进一步增加原胞密度，也可以采用挖槽工艺。通常称为 TRENCH(沟槽)MOSFET。将沟槽结构作了一个简单图示。沟槽

46、 结构的沟道是纵向的，所以其占有面积比横向沟道为小。从而可进一步增加原胞密度。有趣的是，最早做功率稍大的垂直型纵向 MOSFET 时，就是从挖槽工艺开始的，当初称为 VVMOS,但由于工艺不成熟，因而只有当平面型的 VDMOS 出现后，才有了新一代的功率半导体器件的突破。在半 导体器件的发展过 程中，因 为半导体工艺的迅速发展，或是一种新的应用要求，使一些 过去认为不成熟的技术又重新有了 发展， 这种事例是相当普遍的。当前一统天下的纵向结构功率 MOSFET，也有可能吸纳横向结构而为低压器件注入新的发展方向。 2.降低 JFET 电阻 为降低 JFET 电阻，很早就采用了一种工艺，即增加所 夹

47、 沟道中的掺杂浓度，以求减小 JFET的沟道电阻。沟槽式结构也为 降低 JFET 电阻带来好处。原结构中的 JFET 在沟槽型结构中已经消失。这也就使其 RDS(ON)得以进一步下降。然而沟槽式的缺点是其工 艺成本要比原平面型的结构较高。 3.降低漂移电阻 上面的讨论已涉及到如何降低沟道电阻 RCH 和 JFET 电阻 RJ。现在剩下的是如何来减小芯片的体电阻 RD。上面已经 提到，当要求 MOSFET 工作于较高电压时，必需提高硅片的电阻率。在双极型晶体管中（晶闸管也一 样），有少数 载流子注入基区来 调节体内电阻，所以硅片电阻率的提高对内阻的增加影响较小。但 MOSFET 则不属于双极型晶

48、体管，它依赖多数载流子导电，所以完全是以外延层的 电阻率来决定其 RD。因而使 MOSFET 的 RDS(ON)与器件耐压有一个大概 2.4 到 2.6 次方的关系。即要求器件的耐 压提高 时，其 RDS(ON)必然有一个十分迅速的上升。这也是为什么在 600 伏以上常采用 IGBT 的原因。IGBT 是绝缘栅双极型晶体管的简称，IGBT 虽然结构与 MOSFET 相似，但却是一 种双极型器件。它也是采用少数载流子的注入来降低其体电阻的。 一个十分聪明的构思又为功率 MOSFET 提供了一条新出路。如果 N沟道 MOSFET 中的P 基区向体内伸出较长形成一个 P 柱。 则当漏源之间加上电压时

49、，其电场分布就会发生根本的变化。通常 PN 结加上电压时 ，电位线基本上是平行于 PN 结面的。但这种 P 柱在一定的设计下可使电位线几乎和元件表面平行。就像 P 柱区和 N区已被中和为一片高阻区一样。于是就可以采用较低的电阻率去取得器件较高的耐压。这样， RDS(ON)就因较低的电阻率而大大下降，和耐压的关系也不再遵循前面所提到的 2.4 到 2.6 次方的关系了。这样一种思路为 MOSFET拓宽了往高压的发展，今后和 IGBT 在高压领域的竞争就大为有利了。 通过上面的各种努力，IR 公司 MOSFET 的 RDS(ON)正逐年下降，或者说，正在逐季下降。应用工作者如何抓住机会跟上器件的发展，及 时把更好性能的器件用上去，就变得十分重要了。5.2 栅电荷 QG 的降低 MOSFET 常常用在频率较 高的场合。开关损耗在频率提高时愈来愈占主要位置。降低栅电荷，可有效降低开关损耗。 为了降低栅电荷，从减小电容的角度很容易理解在制造上应采取的措施。为减小电容，增加绝缘层厚度（在这儿是增加氧化层厚度）当然是措施之一。减低电容板一侧的所需电荷（现在是降低沟道区的搀杂浓度）也是一个相似的措施。此外，就需要缩小电容板的面积，这也就是要减小栅极面积。缩小原胞面积增加原胞密度