1、 本科生期末试卷 一 一 选择题 (每小题 1 分，共 10 分)1计算机系统中的存贮器系统是指_A RAM 存贮器 B ROM 存贮器 C 主存贮器 D 主存贮器和外存贮器2某机字长 32 位，其中 1 位符号位，31 位表示尾数。若用定点小数表示，则最大正小数为_。A +（1 2-32） B +（1 2 -31） C 2-32 D 2-313算术 / 逻辑运算单元 74181ALU 可完成_。A 16 种算术运算功能 B 16 种逻辑运算功能C 16 种算术运算功能和 16 种逻辑运算功能 D 4 位乘法运算和除法运算功能4存储单元是指_。A 存放一个二进制信息位的存贮元 B 存放一个机器
2、字的所有存贮元集合C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合；5相联存贮器是按_进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式6变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量）7以下叙述中正确描述的句子是：_。A 同一个 CPU 周期中，可以并行执行的微操作叫相容性微操作B 同一个 CPU 周期中，不可以并行执行的微操作叫相容性微操作C 同一个 CPU 周期中，可以并行执行的微
3、操作叫相斥性微操作D 同一个 CPU 周期中，不可以并行执行的微操作叫相斥性微操作8计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数 D 加重了 CPU 的工作量9带有处理器的设备一般称为_设备。A 智能化 B 交互式 C 远程通信 D 过程控制10.某中断系统中，每抽取一个输入数据就要中断 CPU 一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要 X 秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要 Y 秒，因此该系统可以跟踪到每秒 _次中断请求。AN /
4、 （NX + Y） B. N / （X + Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 二 填空题（每小题 3 分，共 24 分）1存储 A._并按 B._顺序执行，这是 C._型计算机的工作原理。2移码表示法主要用于表示 A._数的阶码 E，以利于比较两个 B._的大小和 C._操作。3闪速存储器能提供高性能、低功耗、高可靠性及 A._能力，为现有的 B._体系结构带来巨大变化，因此作为 C._用于便携式电脑中。4寻址方式按操作数的 A._位置不同，多使用 B._和 C._型,前者比后者执 行速度快。5微程序设计技术是利用 A._方法设计 B._的一门
5、技术。具有规整性、可维护性、C ._等优点。6衡量总线性能的重要指标是 A._，定义为总线本身所能达到的最高 B._。PCI 总线的带宽可达C._。7显示适配器作为 CRT 和 CPU 的接口，由 A. _存储器，B. _控制器，C. _ 三部分组成。8DMA 技术的出现使得 A. _可通过 B. _直接访问 C. _。三 应用题1. （11 分）设机器字长 32 位，定点表示，尾数 31 位，数符 1 位，问：（1）定点原码整数表示时，最大正数是多少？最大负数是多少？（2）定点原码小数表示时，最大正数是多少？最大负数是多少？2. （11 分）设存储器容量为 32 字，字长 64 位，模块数
6、m = 4，分别用顺序方式和交叉方式进行组织。存储周期 T = 200ns,数据总线宽度为 64 位，总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少？3. （11 分）指令格式如下所示，OP 为操作码字段，试分析指令格式特点。31 26 22 18 17 16 15 0 4. （11 分）已知某机采用微程序控制方式，其存储器容量为 51248（位） ，微程序在整个控制存储器中实现转移，可控制微程序的条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：操作控制 顺序控制 （1） 微指令中的三个字段分别应多少位？（2） 画出对应这种微指令格式的微程序控制器
7、逻辑框图。5 （11 分）画出 PCI 总线结构图，说明三种桥的功能。6 （11 分）某机用于生产过程中的温度数据采集，每个采集器含有 8 位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图 B1.1 所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。请拟定该接口中有哪些主要部件（不要求画出完整的连线图） ，并概略说明在两 种
8、方式下的工作原理。图 B1.1本科生期末试卷 二 一 选择题（每小题 1 分，共 10 分）1 六七十年代，在美国的_州，出现了一个地名叫硅谷。该地主要工业是_它也是_的发源地。A 马萨诸塞 ，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机C 加利福尼亚，硅生产基地，小型计算机和微处理机 D 加利福尼亚，微电子工业，微处理机2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数 D 数符与尾数小数点后第一位数字相同为规格化数3 定点 16 位字长的字，采用 2 的补码
9、形式表示时,一个字所能表示的整数范围是_。A -215 +（2 15 -1） B -（2 15 1） + （2 15 1） C -（2 15 + 1） +215 D -215 +215 4 某 SRAM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，6 。5 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个6 用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间OP 源寄存器 变
10、址寄存器 偏移量微命令字段 判别测试字段 下地址字段 接7 流水 CPU 是由一系列叫做“段”的处理线路所组成，和具有 m 个并行部件的 CPU 相比，一个 m 段流水 CPU_。A 具备同等水平的吞吐能力 B 不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D 吞吐能力小于前者的吞吐能力8 描述 PCI 总线中基本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个 CPU B PCI 总线体系中有三种桥，它们都是 PCI 设备C 从桥连接实现的 PCI 总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按 CPU 的需要出现在总线上9 计算机的外围设备是
11、指_A 输入/输出设备 B 外存储器 C 远程通信设备 D 除了 CPU 和内存以外的其它设备10 中断向量地址是：_。 A 子程序入口地址 B 中断服务例行程序入口地址11 C 中断服务例行程序入口地址的指示器 D 中断返回地址二. 填空题 （每题 3 分，共 24 分）1 为了运算器的 A. _，采用了 B. _进位，C. _乘除法流水线等并行措施。2 相联存储器不按地址而是按 A. _访问的存储器，在 cache 中用来存放 B. _，在虚拟存储器中用来存放 C. _。3 一个较完善的指令系统应包含 A. _类指令，B. _类指令，C. _类指令，程序控制类指令，I/O 类指令，字符串类
12、指令，系统控制类指令。4 硬布线器的设计方法是：先画出 A. _流程图，再利用 B. _写出综合逻辑表达式，然后用C. _等器件实现。5 当代流行的标准总线内部结构包含 A. _总线，B. _总线，C. _总线， 公用总线。6 磁表面存储器主要技术指标有 A._，B. _，C. _，数据传输率。7 DMA 控制器按其 A. _结构，分为 B. _型和 C. _型两种。8 （26） 16（63） 16 （135） 8 的值为 A. _。 +三 .应用题1. （11 分）求证： X Y 补 =X补 （-Y 0 + Yi 2-i ）ni12. （11 分）某计算机字长 16 位，主存容量为 64K
13、字，采用单字长单地址指令，共有 64 条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。3. （11 分）如图 B2.1 表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为 8 个存贮单元。问：（1） 当 CPU 按虚拟地址 1 去访问主存时，主存的实地址码是多少？（2） 当 CPU 按虚拟地址 2 去访问主存时，主存的实地址码是多少？（3） 当 CPU 按虚拟地址 3 去访问主存时，主存的实地址码是多少？图 B2.14. （11 分）假设某计算机的运算器框图如图 B2.2 所示，其中 ALU 为 16 位的加法器（高电平工作） ，S A 、S B为 1
14、6 位锁存器，4 个通用寄存器由 D 触发器组成，O 端输出，图 B2.2其读写控制如下表所示：读控制R0 RA0 RA1 选择111100011x0101xR0R1R2R3不读出写控制 W WA0WA1 选择111100011x0101xR0R1R2R3不写入要求：（1）设计微指令格式。（2）画出 ADD，SUB 两条微指令程序流程图。5. （11 分）画出单机系统中采用的三种总线结构。6. （11 分）试推导磁盘存贮器读写一块信息所需总时间的公式。本科生期末试卷 三 一 选择题（每小题 1 分，共 10 分）1冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流 B 按地址访问并顺序执
15、行指令 C 堆栈操作 D 存贮器按内容选择地址2在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码3在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器4. 某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是_。A 04MB B 02MB C 02M D 01M5 主存贮器和 CPU 之间增加 cache 的目的是_。A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量 D 既扩大主存贮器容量，
16、又扩大 CPU 中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式7 同步控制是_。A 只适用于 CPU 控制的方式 B 只适用于外围设备控制的方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式8描述 PCI 总线中基本概念不正确的句子是_。A. PCI 总线是一个与处理器无关的高速外围设备 B.PCI 总线的基本传输机制是猝发或传送C. PCI 设备一定是主设备 D. 系统中只允许有一条 PCI 总线9 CRT 分辨率为 10241024 像素，像素颜
17、色数为 256，刷新存储器的容量为 _A 512KB B1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最有效的办法是采用_。A 通用寄存器 B 堆栈 C 存储器 D 外存二 填空题（每小题 3 分，共 24 分）1 在计算机术语中，将运算器和控制器合在一起称为 A. _，而将 B. _和存储器合在一起称为 C. _。2 数的真值变成机器码可采用 A. _表示法，B. _表示法，C._表示法，移码表示法。3 广泛使用的 A. _和 B. _都是半导体随机读写存储器。前者的速度比后者快，但 C. _不如后者高。4 形式指令地址的方式，称为 A._方式，有 B. _寻址和
18、 C. _寻址。5. CPU 从 A. _取出一条指令并执行这条指令的时间和称为 B. _。由于各种指令的操作功能不同，各种指令的指令周期是 C. _。6. 微型机算计机的标准总线从 16 位的 A. _总线，发展到 32 位的 B. _总线和 C. _总线，又进一步发展到 64 位的 PCI 总线。7VESA 标准是一个可扩展的标准，它除兼容传统的 A. _等显示方式外，还支持 B. _像素光栅，每像素点 C. _颜色深度。8中断处理过程可以 A. _进行。B. _的设备可以中断 C. _的中断服务程序。三.应用题1. （11 分）已知 x = - 0.01111 ，y = +0.11001
19、，求 x 补 ， -x 补 ， y 补 ， -y 补 ，x + y = ？ ，x y = ？2. （11 分）假设机器字长 16 位，主存容量为 128K 字节，指令字长度为 16 位或 32 位，共有 128 条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。3. （11 分）某机字长 32 位，常规设计的存储空间32M ，若将存储空间扩至 256M，请提出一种可能方案。4. (11 分) 图 B3.1 所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器 IM 最大容量为 16384 字（字长 18 位） ，数据存贮器 DM 最大容量
20、是 65536 字（字长 16 位） 。各寄存器均有“打入”（R in）和“送出” （R out）控制命令，但图中未标出。图 B3.1设处理机格式为：17 10 9 0OP X加法指令可写为“ADD X（R 1） ”。其功能是（AC 0） + （R i） + X）AC 1，其中（R i）+ X）部分通过寻址方式指向数据存贮器，现取 Ri 为 R1。试画出 ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。5 （11 分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出读数据的时序图来说明。6 （11 分）图 B3.2 是从实时角度观察到的
21、中断嵌套。试问，这个中断系统可以实行几重中断？并分析图 B3.2 的中断过程。图 B3.2本科生期末试卷 四一 选择题（每小题 1 分，共 10 分）1. 现代计算机内部一般采用二进制形式，我国历史上的_即反映了二值逻辑的思想，它最早记载在_上，距今以有约_千年。A. 八卦图、论衡、二 B. 算筹、周脾算经、二 C. 算筹、九章算术、一 D.八卦图、周易、三2. 定点字长的字，采用 2 的补码表示时，一个字所能表示的整数范围是_。A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮点运算器的描述中正确的句子是：_。A. 浮点运算器可用阶码部件
22、和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算4. 某计算机字长 6 位，它的存贮容量是 64K，若按字编址，那么它的寻址范围是 _A. 0 64K B. 0 32K C. 064KB D. 0 32k5. 双端口存储器在_情况下会发生读/写冲突。A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同6. 寄存器间接寻址方式中，操作数处在_A.通用寄存器 B 主存单元 C. 程序计数器 D. 堆栈7. 微程序控制器中，机器指令
23、与微指令的关系是_。A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成8. 描述 PCI 总线中基本概念不正确的句子是 _。A. PCI 总线是一个与处理器无关的高速外围设备 B. PCI 总线的基本传输机制是猝发或传送C. PCI 设备一定是主设备 D. 系统中只允许有一条 PCI 总线9. 一张 3.5 寸软盘的存储容量为_MB，每个扇区存储的固定数据是_。A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .1.44MB，
24、512KB10. 发生中断请求的条件是_。A. 一条指令执行结束 B. 一次 I/O 操作结束 C. 机器内部发生故障 D.一次 DMA 操作结束二 填空题（每小题 3 分，共 24 分）1. 2000 年超级计算机浮点最高运算速度达到每秒 A._次。我国的 B. _号计算机的运算速度达到 C. _次，使我国成为美国、日本后第三个拥有高速计算机的国家。2. 一个定点数由 A. _和 B. _两部分组成。根据小数点位置不同，定点数有C. _和纯整数之分。3. 对存储器的要求是 A. _，B. _，C. _。为了解决这三方面的矛盾计算机采用多级存储体系结构。4. 指令系统是表征一台计算机性能的重要
25、因素，它的 A. _和 B. _不仅影响到机器的硬件结构，而且也影响到 C. _。5. 当今的 CPU 芯片除了包括定点运算器和控制器外，还包括 A. _，B. _运算器和 C. _管理等部件。6. 总线是构成计算机系统的 A. _是多个 B. _部件间进行数据传送的 C. _通道7. 每一种外设都是在它自己的 A。_控制下进行工作，而 A 则通过 B. _和 C. _相连并受 C 控制。8. 在计算机系统中，CPU 对外围设备的管理处程序查询方式、程序中断方式外，还有 A. _方式，B. _方式，和 C. _方式。三. 应用题 1 （11 分）设x 补 =x0.x1x2xn 。 求证：x =
26、 -x 0 + xi2-ini12 （11 分）指令格式如下所示，其中 OP 为操作码，试分析指令格式特点。18 12 10 9 5 4 0 OP 源寄存器 目标寄存器3 （11 分）以知 cache 命中率 H=0.98，主存比 cache 慢四倍，以知主存存取周期为 200ns，求cache/主存的效率和平均访问时间。4 （11 分）某计算机有 8 条微指令 I1I8，每条微指令所包含的微命令控制信号见下表，a j 分别对应 10 种不同性质的微命令信号。假设一条微指令的控制字段仅限 8 位，请安排微指令的控制字段格式。5 （11 分） （1）某总线在一个总线周期中并行传送 4 个字节的数
27、据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 33MHZ ，求总线带宽是多少？（2）如果一个总线中并行传送 64 位数据，总线频率升为 66MHZ，求总线带宽是多少？6 （11 分） 磁盘、磁带、打印机三个设备同时工作。磁盘以 20s 的间隔发 DMA 请求，磁带以 30s 的间隔发DMA 请求，打印机以 120s 的间隔发 DMA 请求，假设 DMA 控制器每完成一次 DMA 传输所需时间为 2s，画出多路 DMA 控制器工作时空图。本科生期末试卷 五一 选择题（每题 1 分，共 10 分）1对计算机的产生有重要影响的是：_。A 牛顿、维纳、图灵 B 莱布尼兹、布尔、图灵 C 巴
28、贝奇、维纳、麦克斯韦 D 莱布尼兹、布尔、克雷 2假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_。A 11001011 B 11010110 C 11000001 D 110010013按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是_。A 全串行运算的乘法器 B 全并行运算的乘法器 C 串并行运算的乘法器 D 并串型运算的乘法器 4某计算机字长 32 位，其存储容量为 16MB，若按双字编址，它的寻址范围是_。A 016MB B 08M C 08MB D 016MB5双端口存储器在_情况下会发生读 / 写冲突。 A 左端口与右端口的地址码不同 B 左端口与右端口
29、的地址码相同 C 左端口与右端口的数据码相同 D 左端口与右端口的数据码不同6程序控制类指令的功能是_。A 进行算术运算和逻辑运算 B 进行主存与 CPU 之间的数据传送 C 进行 CPU 和 I / O 设备之间的数据传送 D 改变程序执行顺序 7由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期通常用_来规定。A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间 8系统总线中控制线的功能是_。A 提供主存、I / O 接口设备的控制信号响应信号 B 提供数据信息 C
30、 提供时序信号 D 提供主存、I / O 接口设备的响应信号 9具有自同步能力的记录方式是_。 A NRZ0 B NRZ1 C PM D MFM10IEEE1394 的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是 _。A 100 兆位 / 秒 B 200 兆位 / 秒 C 400 兆位 / 秒 D 300 兆位 / 秒二 填空题（每题 3 分，共 24 分）1 Cache 是一种 A. _存储器，是为了解决 CPU 和主存之间 B. _不匹配而采用 的一项重要硬件技术。现发展为多级 cache 体系，C. _分设体系。2 RISC 指令系统的最大特点是：A. _；B. _;
31、C. _种类少。只有取数 / 存数指令访问存储器。3 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式 A. _并行；B. _并行；C. _并行。4. 为了解决多个 A. _同时竞争总线， B. _必须具有 C. _部件。5. 软磁盘和硬磁盘的 A. _原理与 B. _方式基本相同，但在 C. _和性能上存在较大差别。6 选择型 DMA 控制器在 A. _可连接多个设备，而在 B. _只允许连接一个设备，适于连接 C. _设备。7主存与 cache 的地址映射有 A. _、B. _、C. _三种方式。其中组相连方式适度地兼顾了前二者的优点，又
32、尽量避免其缺点，从灵活性、命中率、硬件投资来 说较为理想。8流水 CPU 是以 A. _为原理构造的处理器，是一种非常 B. _的并行技术。目 前的 C. _微处理器几乎无一例外的使用了流水技术。三 应用题 1. （11 分）CPU 执行一段程序时，cache 完成存取的次数为 3800 次，主存完成存取的次数为 200 次，已知cache 存取周期为 50ns,主存为 250ns,求 cache / 主存系统的效率和平均访问时间。2. （11 分）某加法器进位链小组信号为 C4C3C2C1 ，低位来的信号为 C0 ，请分别按下述两种方式写出C4C3C2C1 的逻辑表达式。（1） 串行进位方式
33、 （2） 并行进位方式3. （11 分）图 B5.1 所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在 A 组跨接端和 B 组跨接端之间分别进行接线。74LS139 是 2 ：4 译码器，使能端 G 接地表示译码器处于正常译码状态。要求：完成 A 组跨接端与 B 组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。图 B5.14. （11 分）运算器结构如图 B5.2 所示，R 1 ，R 2，R 3 是三个寄存器，A 和 B 是两个三选一的多路开关，通路的选择由 AS0 ,AS1 和 BS0 ，BS 1 端控制，例如 BS0BS1 = 11 时，选择 R3 ，BS 0BS
34、1 = 01 时，选择 R1，ALU是算术 / 逻辑单元。S 1S2 为它的两个操作控制端。其功能如下：S1S2 = 00 时， ALU 输出 = A S1S2 = 01 时， ALU 输出 = A + BS1S2 = 10 时， ALU 输出 = A BS1S2 = 11 时， ALU 输出 = AB 请设计控制运算器通路的微指令格式。图 B5.2 5. （11 分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。6. （11 分）单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中断向量为001010，001011，001000 三个设备的判优识别逻辑
35、图。本科生期末试卷六 一 选择题（每小题 1 分，共 10 分）1完整的计算机应包括_。A 运算器、存储器、控制器 ；B 外部设备和主机 ； C 主机和实用程序 ；D 配套的硬件设备和软件系统 ；2用 64 位字长（其中 1 位符号位）表示定点小数时，所能表示的数值范围是_。A 0，2 64 1 B 0，2 63 1 C 0，2 62 1 D 0，2 63 3四片 74181ALU 和 1 片 74812CLA 器件相配合，具有如下进位传递功能 _。A 行波进位；B 组内先行进位，组间先行进位 C 组内先行进位，组间行波进位 D 组内行波进位，组间先行进位 4某机字长 32 位，存储容量为 1
36、MB，若按字编址，它的寻址范围是_。A 01M B 0512KB C 0256K D 0256KB5某一 RAM 芯片，其容量为 5128 位，除电源和接地端外，该芯片引出线的最小数目是_。A 23 B 25 C 50 D 196堆栈寻址方式中，设 A 为通用寄存器， SP 为堆栈指示器，M SP 为 SP 指示器的栈顶单元，如果操作的动作是：（A）M SP ， （SP）- 1 SP ，那么出栈的动作应是_ 。A （M SP）A， （SP） + 1SP ； B （SP） + 1SP ， （M SP）A ；C （SP） - 1SP ， （M SP）A ；D （M SP）A ， （SP） - 1S
37、P ；7指令周期是指_。A CPU 从主存取出一条指令的时间 ； B CPU 执行一条指令的时间 ；C CPU 从主存取出一条指令加上 CPU 执行这条指令的时间 ； D 时钟周期时间 ；8在_的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用 I / O 指令。A 单总线 B 双总线 C 三总线 D 多总线9在微型机系统中，外围设备通过_与主板的系统总线相连接。A 适配器 B 设备控制器 C 计数器 D 寄存器10CDROM 光盘的标准播放时间为 60 分钟。在计算模式 1 情况下，光盘的存储容量为_。A 601MB B 527MB C 630MB D 530MB 二 填空题
38、（每小题 3 分，共 24 分）1计算机的硬件包括 A._，B._，C._适配器，输入输出部分。2按 IEEE764 标准，一个浮点数由 A._，阶码 E ，尾数 m 三部分组成。其中阶码 E 的值等于指数的B._加上一个固定 C._。3存储器的技术指标有 A._，B._，C._，存储器带宽。4指令操作码字段表征指令的 A._，地址码字段指示 B._微小型机多采用 C._混合方式的指令格式。5. CPU 中至少有如下六类寄存器，除了 A._寄存器，B._计数器，C._寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。6总线有 A._特性，B._特性，电气特性，C._特性。7不同的 C
39、RT 显示标准所支持的最大 A._和 B._数目是 C._的。8中断处理需要有中断 A._，中断 B._产生，中断 C._等硬件支持。三.应用题 1. （11 分）设有两个浮点数 N1 = 2j1 S1 , N2 = 2j2 S2 ,其中阶码 2 位，阶符 1 位，尾数四位，数符一位。设 ：j 1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2求：N 1 N2 ，写出运算步骤及结果，积的尾数占 4 位，要规格化结果，用原码阵列乘法器求尾数之积。2. （11 分）已知某 8 位机的主存采用半导体存贮器，地址码为 18 位，若使
40、用 4K4 位 RAM 芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个摸条为 32K8 位，共需几个模块条？（2）每个模块内共有多少片 RAM 芯片？（3）主存共需多少 RAM 芯片？CPU 如何选择各模块条？3. （11 分）图 B6.1 是某 SRAM 的写入时序，其中 R / W 是读 、写命令控制线，当 R / W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误，并画出正确的写入时序。图 B6.14. （11 分）某计算机有如下部件：ALU，移位器，主存 M，主存数据寄存器 MDR，主存地址寄存器 MAR，指令寄存器 IR，通用寄
41、存器 R0R3 ，暂存器 C 和 D。（1）请将各逻辑部件组成一个数据通路，并标明数据流向。（2）画出“ADD R 1， （R 2）+ ”指令的指令周期流程图，指令功能是 （R 1）+（R 2） ）R 1。ALU图 B6.25. （11 分）集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。6. （11 分）刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的 50%用于刷新屏幕，保留 50%带宽用于其他非刷新功能。（1） 若显示工作方式采用分辨率为 1024768，颜色深度为 3B，帧频（刷新速率）为 72HZ，计算总带宽。（
42、2） 为达到这样高的刷存带宽，应采取何种技术措施？本科生期末试卷七 一 选择题（每小题 1 分,共 10 分）1 至今为止，计算机中的所有信息仍以二进制方式表示的理由是_。A节约元件； B 运算速度快； C 物理器件的性能决定 ； D 信息处理方便；2 用 32 位字长（其中 1 位符号位）表示定点小数是，所能表示的数值范围是_。A 0，1 2 -32 B 0，1 2 -31 C 0，1 2 -30 D 0，13 已知 X 为整数，且X 补 = 10011011，则 X 的十进制数值是_。A +155 B 101 C 155 D +1014 贮存器是计算机系统的记忆设备，它主要用来_。A 存放
43、数据 B 存放程序 C 存放数据和程序 D 存放微程序5 某微型机算计系统 ，其操作系统保存在软盘上，其内贮存器应该采用_A RAM B ROM C RAM 和 ROM D CCP6 指令系统采用不同寻址方式的目的是_。A 实现存贮程序和程序控制；B 缩短指令长度，扩大寻址空间，提高编程灵活性；C 可直接访问外存；D 提供扩展操作码的可能并降低指令译码的难度；7 在 CPU 中跟踪指令后继地址的寄存器是_A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器8 系统总线地址的功能是_。A 选择主存单元地址 B 选择进行信息传输的设备；C 选择外存地址；D 指定主存和 I / O 设备接口电路的地址；9 CRT 的颜色数为 256 色，则刷新存储器每个单元的字长是_。A 256 位 B 16 位 C 8 位 D 7 位10采用 DMA 方式传送数据时，每传送一个数据就要用一个_时间。二、填空题（每小题 3 分，共 24 分）1.指令格式中，地址码字段是通过 A._来体现的，因为通过某种方式的变换，可以给出 B._地址。常用的指令格式有零地址指令、单地址指令、C._三种.2.为运算器构造的 A._,运算方法中常采用 B._加减法 C._乘除法或补码 除法.3.双端口存储器和多模块交叉存储器属于 A._存储器结构.前者采用 B._技术,后者采
