1、 本科生期末试卷二十一、 选择题（每小题 1 分，共 10 分）1 下列数中最小的数是_。A.（100101） 2 B.（50） 8 C.（100010） BCD D.（625） 162 从下面浮点运算器的描述中选出两个描述正确的句子_。A.浮点运算器可用两个松散连接的定点运算部件 阶码部件和尾数部件。B.阶码部件可实现加、减、乘、除四种运算。C.阶码部件只进行阶码相加、相减和比较操作。D.尾数部件只进行乘法和除法运算。3 一个 8 位的二进制整数，采用补码表示，且由 3 个“1”和 5 个“0”组成，则最小值为_。A.-127 B.-32 C.-125 D.-34 计算机经历了从器件角度划分
2、的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于_型计算机。A.实时处理 B.智能化 C.并行 D.冯.诺依曼5 在多级存储体系中， “cache主存”结构的作用是解决_的问题。A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与 CPU 速度不匹配 D.主存与 CPU 速度不匹配6 采用虚拟存贮器的主要目的是_。A. 提高主存贮器的存取速度 B. 扩大主存贮器的存贮空间，并能进行自动管理和调度 C. 提高外存贮器的存取速度 D. 扩大外存贮器的存贮空间7 以下四种类型指令中，执行时间最长的是_。A.RR 型指令 B.RS 型指令 C.SS 型指令 D.程序控制指令8 在以下描述
3、 PCI 总线的基本概念中，不正确的是_。A.PCI 总线是一个与处理器无关的高速外围总线B.PCI 总线的基本传输机制是猝发式传送C.PCI 设备一定是主设备D.系统中只允许有一条 PCI 总线9 CRT 的分辨率为 1024*1024 像素，像素的颜色数为 256，则刷新存储器的容量为_。A.512KB B.1MB C.256KB D.2MB10 发生中断请求的条件是_。A.一条指令执行结束 B.一次 I/O 操作结束C.机器内部发生故障 D.一次 DMA 操作结束二、 填空题（每小题 3 分，共 15 分）1、 在计算机术语中，将运算器、控制器、cache 合在一起，称为 A_，而将 B
4、_和存储器合在一起，成为 C_。2、半导体 SRAM 靠 A_存贮信息，半导体 DRAM 则是靠 B_存贮信息。3、CPU A_取出一条指令并执行这条指令的时间和称为 B_。由于各种指令的操作功能不同，各种指令的指令周期是 C_。4、 总线是构成计算机系统的 A_，是多个 B_部件之间进行数据传送的 C_通道。5、 DMA 控制器按其 A_结构，分为 B_型和 C_型两种。三、 （9 分）将十进制数 20.59375 转换成 32 位浮点数的二进制格式来存储。四、 （10 分）已知某 16 位机的主存采用半导体存贮器，地址码为 18 位，若使用8K8 位 SRAM 芯片组成该机所允许的最大主存
5、空间，并选用模块板结构形式。问：（1）若每个模板为 32K16 位，共需几个模块板?（2）每个模块内共有多少片 RAM 芯片?（3）主存共需多少 RAM 芯片？CPU 如何选择模块板？五、 （9 分）某 16 机机器所使用的指令格式和寻址方式如下所示，该机有 20位基值寄存器，16 个 16 位通用寄存器。指令汇编格式中的 S（源） ，D（目标）都是通用寄存器，M 是主存中的一个单元。三种指令的操作码分别是 MOV（OP）=（A ） H，STA（OP）=（1B） H，LDA（OP）=（3C） H。MOV 是传送指令，STA为写数指令，LDA 为读数指令如图 B20.1 图 20。 1 要求：（
6、1）分析三种指令的指令格式与寻址方式特点。（2）CPU 完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？（3）下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能成为合法指令？ （F0F1 ） H （3CD2） H （2856） H 1 2（6FD6） H （1C2） H 3 4六、 （9 分）在流水处理中，把输入的任务分割为一系列子任务，并使各子任务在流水线的各个过程段并发执行，从而使流水处理具有更强大的数据吞吐能力。请用定量分析法证明这个结论的正确性。九、 （10 分）设浮点数 eeymxm2,LDA
7、M，D1) 请写出四则运算的基本公式 2) 画出浮点运算器的逻辑结构图。十、 （10 分）某机运算器框图如图 B20.3 所示，其中 ALU 由通用函数发生器组成，M1M3 为多路开关，采用微程序控制，若用微指令对该运算器要求的所有控制信号进行微指令编码的格式设计，列出各控制字段的编码表。图 B20.3本科生期末试卷二十答案一、 选择题1B 2A C 3C 4D 5D 6B 7C 8C D 9B 10B C D二、 填空题1 ACPU BCPU C主机2 A触发器 B栅极电容3 A存储器 B指令周期 C不相同的4 A互连机构 B系统功能 C公共5 A组成结构 B选择 C多路 三、解：先将十进制
8、数转换为二进制数：（20.59375） 10=（10100.10011） 2然后移动小数点，使其在 1，2 位之间10100.10011=1.001001124 ,e =4 于是得到 S=0， E = 4+127 = 131 M=01001011最后得到 32 位浮点数的二进制格式为：0100 0001 01010 0100 1100 0000 0000 0000 =（41A4C000） 16 四、解：（1）由于主存地址码给定 18 位，所以最大空间为 218=256K，主存的最大容量为 256K。现在每个模块板的存贮容量为 32KB，所以主存共需 256KB/32KB=8 块板。（2）每个模
9、块板的存贮容量为 32KB，现用 4K4 位的 SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用 2 片 SRAM 芯片拼成 4K8 位（共 8 组） ，用地址码的低 12 位（A 0 A11）直接接到芯片地址输入端，然后用地址码的高 3 位（A 14 A12）通过 3：8 译码器输出分别接到 8 组芯片的片选端。共 82=16 个 S RAM （3）根据前面所得，共有 8 个模板，每个模板上有 16 片芯片，故主存共需816=128 片芯片（SRAM） 。CPU 选择各模块板的方法是：各模块板均用地址码 A0 A14 译码，而各模块的选择用地址码最高三位 A17，A 16，A 1
10、5 通过 3：8 译码器输出进行选择。五、解：（1）第一种指令是单字长二地址指令，RR 型；第二种指令是双字长二地址指令，RS 型，其中 S 采用基址寻址或变址寻址，R 由源寄存器决定；第三种也是双字长二地址指令，RS 型，R 由目标寄存器决定， S 由 20 位地址（直接寻址）决定。（2）处理机完成第一种指令所花的时间最短，因为 RR 型指令，不需要访问存储器。第二种指令所花的时间最长，因为 RS 型指令，需要访问存储器。同时要进行寻址方式的变换运算（基址或变址） ，这也需要时间。第二指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。（3）根
11、据以知条件：MOV（OP）=00010101，STA （OP）=011011，LDA（OP）=111100，将指令的十六进制格式转换为二进制代码且比较后可知：（F0F1） H （3CD2） H 指令代表 LDA 指令，编码正确，其含义是把主存 1（13CD2） H 地址单元的内容取至 15 号寄存器。（2856） H 代表 MOV 指令，编码正确，含义是把 5 号源寄存器的内容传送至 6 目 2标寄存器。（6DC6） H 是单字长指令，一定是 MOV 指令，但编码错误，可改正为（28D6） 3H。（1C2） H 是单字长指令，代表 MOV 指令，但编码错误，可改正为 4（28D6） H。六、解
12、：设 P1 是有总延迟时间 t1 的非流水线处理器，故其最大吞吐量（数据带宽）为1/t1。又设 Pm 是相当于 Pi 的 m 段流水线处理器。其中每一段处理线路具有同样的延迟时间tc，和缓冲寄存器延迟时间 tr，这样 Pm 的每段总延迟时间为 tc+tr，故 Pm 的带宽为Wm=1/（tc+tr ） 。如果 Pm 是将 Pi 划分成延迟相同的若干段形成的，则 t1mt i，因此 Pi 的带宽为W1=1/（mt c） 。由此可得出结论：条件 mtc(tc+tr)满足，则 Pm 比 Pi 有更强的吞吐能力。七、解：PCI 总线结构框图如图 B20.3 所示： 图 B20.31） HOST 总线：该
13、总线又称 CPU 总线、系统总线、主存总线等，它不仅连接主存，还可以连接多个 CPU2） PCI 总线：连接各种高速的 PCI 设备。PCI 设备可以是主设备也可以是从设备，或者兼而有之。系统中允许有多余的 PCI 总线。它们可以使用 HOST 桥与 HOST 总线相连，也可以使用 PCI/PCI 桥与已经同 HOST 桥连接的 PCI 总线相连。从而可扩充整个系统的 PCI 总线负载能力。3） LAGACY 总线：可以是 ISA、EISA、MCA 等性能较低的传统总线，以便充分利用市场上现有的适配器卡，支持中低速 I/O 设备。八、解：数据采集接口方案如图 B20.4 所示。图 B20.4现
14、在结合两种工作方式说明上述部件的作用。（1） 定期巡检方式主机定期输出指令 DOA、设备码；（或传送指令）送出控制字到 A 寄存器，其中用四位分别指定选中的缓冲寄存器（四个 B 寄存器分别与四个采集器相应） 。然后主机以输入指令 DIA、设备码；（或传送指令）取走数据。（2） 中断方式比较结果形成状态字 A ，共 8 位，每两位表示一个采集器状态： 00 正常，01 过低，10 过高，有任一处不正常（A 中有一位以上为“1” ）都通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。中断响应后，服务程序以 DIA、设备码；（或传送指令）取走状态字，可判明有几处采集数据越限、是过高或过低，
15、从而转入相应处理。九、解：阶码部件阶码加法器 尾数加法器 M高速乘除器积商寄存器输入数据总线 尾数部件图 B20.5输出数据总线X=Xm2Xe Y=Ym2Ye1） 加法： X+Y=(Xm2Xe-Ye +Ym) 2Ye2） 减法： X-Y=(Xm2Xe-Ye -Ym) 2Ye3） 乘法： X Y=(Xm Ym) 2Xe+Ye4） 除法： X Y=(Xm Ym) 2Xe-Ye图 B20.5 是浮点运算器的结构图。该运算器由两个相对独立的定点运算器组成，阶码部分只进行加减操作，实现对阶（求阶差）和阶码加减法操作（E 1 E2）.尾数部分可进行加、减、乘、除运算，并与阶码部件协同完成对阶和规格化等功能
16、。尾数的加减由加法器完成，尾数乘除由高速乘除部件完成。寄存器 、 、和积商寄存器本身具有移位功能，以便完成对阶和规格化等操作。十、解：当 24 个控制信号全部用微指令产生时，可采用字段译码法进行编码控制，采用的微指令格式如下（其中目地操作数字段与打入信号段可以合并公用，后者加上节拍脉冲控制即可） 。3 位 3 位 5 位 4 位 3 位 2 位 X目的操作数 源操作数 运算操作 移动操作 直接控制 判别 下址字段编码表如下：目的操作数字段 源操作数字段 运算操作字段 移位门字段 直接控制字段001 a, LDR0010 b, LDR1011 c, LDR2100 d, LDR3001 e010 f011 g100 hMS0S1S2S3 L, R, S, N i, j, +1Xe Ye
