1、 本文由灌死你娃贡献pdf 文档可能在 WAP 端浏览体验不佳。建议您优先选择 TXT，或下载源文件到本机查看。原来用 protel 99se 完成了 2 层、4 层板子的布板。都比较数量了。下半年想利用一点存钱，学习 BGA 的布线。从来没弄过，身边也没人弄过。初步看了一下网上说用 ORCAD 原理图 与 POWER PCB PCB 图 来布多层板，原文如 下：我个人工作经验中是使用第三方软件 PCBNavigator 来保持 ORCAD 原理图与 POWER PC B PCB 图的一致。 关于 PCBNavigator 这个软件网上有很多资料，感兴趣的可以去找下。有疑问的地方也可以 在此提
2、出。 不知道论坛里面谁有兴趣，和我水平差不多，又想向软硬件一起发展的同志，给点意见，大 家一起成长 1.像 S3C2410 的这种 BGA 是否需要学习 ORCAD 原理图+POWER PCB PCB 来完成。 还在以自己水平在 protel 99se 上继续画？ 我知道 protel 能画 6 层， 但是对以后的个人发展， 比如以后跳槽找个话 TI 达芬奇处理器的工 作的话，是否现在就需要学习先进的软件了？还想问一下， BGA 这种封装， 研发阶段， 硬件开发人员是自己焊接， 还是让工厂加工？我希望以后自己 bga 也能焊接，但是不知道需要用那些工具？用什么方法。我希望找到 一套平时自己 D
3、IY 也能自己焊接 BGA 的材料和方法。 还有我自己动手能力还是很有信心的。 我们硬件组，我焊的、修的基本功都还算扎实。 （PS：我基本时间都在打杂，哈哈，感谢打 杂！别人都不愿意焊接，都是我来弄的）本贴被 rei1984 编辑过,最后修改时间： 2009-07-24,13:45:48.BGA 焊接还是找厂家吧！自己很难焊接，除非用专用 BGA 设备。Protel99 一样可以布 6 层板的，不过我现在已经开始 转到 Cadence 了。 我们公司画的 6 层板是外包的，对方是用 Allegro 的，据我所知，Allegro 画高速线路 是比 POWER PCB 和 PROTELL 都要好。
4、BGA 焊接最简单是用台热风枪就可以了，但手法要求比较高；条件好一点就买台小型回流 焊，一千多一台吧，芯片放好在 PCB 上，放到回流焊里，等几分钟，就搞定。BGA 焊接是比较容易解决的问题，难的是没焊好，或芯片坏掉，要重焊；重焊的话要重新 植锡球（新的芯片上是已经植好锡球的） ，这个就比较麻烦；通常是用刮锡浆或锡珠的方法， 我两种都试过，觉得刮锡浆比较好。 ls 高手，学习了！ ！BGA 焊接是比较容易解决的问题，难的是没焊好，或芯片坏掉，要重焊；重焊的话要重新 植锡球（新的芯片上是已经植好锡球的） ，这个就比较麻烦；通常是用刮锡浆或锡珠的方法， 我两种都试过，觉得刮锡浆比较好。 我一直搞
5、qfp 2XX 的 arm9 9200，生产过程，回流焊基本 MCU 都不会坏，要坏也就是管 脚虚焊。1.请问 bga 的回流曲线温度一般要比 qfp 的高，而且时间长吗？所以导致 MCU 损坏？2.刮锡浆或锡珠 淘宝上看到有锡珠卖用来重新植球的，还有一个植球的小钢网，是不是这 种方法算是植锡珠？刮锡浆的方法好像没见过，具体怎么搞的？taobao 一下有收获！以后淘宝可以取代百度了，呵呵！ ！ ！刮锡浆 应该是这样搞的吧？(原文件名:9999.JPG)S3C2410 是可以 4 层 LAYOUT 的 2410 内部有 NC 脚但费事一些不像 2440 内部全都是脚 不过 MINI2440 的核
6、心板也是用 4 层 LAY 的最难画的其实是 2 层的 QFP216&邦定 4 层的 BGA 6 层的 HDI本贴被 lin3354 编辑过,最后修改时间：2009-07-24,17:30:02. B 2005SP2 很好用 工作一年多了 完成过 S3C2410 S3C2440 S3C6410 的 PCBPCB 推荐 POWER PC特别是 S3C6410 的 PCB 6 层 HDI BGA 内部 3MIL 线宽 3MIL 间距 盲埋孔 将近 80 根蛇形 线 一个变态 太合适。 这个最好参加 PCB + EMC 培训，EDA 软件用 Allegro 比较好，protel 不快快乐乐跟我学高速
7、 PCB 设计 2008/04/28 “12 层电路板怎么画啊？” “2.5GHz 的高速电路怎么布线才能稳定工作？” “BGA 芯片下面怎么布线？孔怎么打？线宽如何确定？” “我想做 i-ram2，但是以前只画过 SDRAM，不知道 DDRII 电路怎么布，咋办？” “如何画手机主板？PC 机主板？PCI 采集卡？通信背板？ARM9 核心板？千兆网络接 口？” 随着技术的不断发展，高速多层电路越来越流行，学会这项技术就意味着更高的薪酬， 更好的发展前景，即使是低速电路，由于芯片工艺的进步，信号边沿越来越陡峭，也需要按 照高速电路来分析，但是，目前国内大多数硬件工程师都属于“自学成材” ，没
8、有经过专业系 统的训练，再加上有些技术属于“概不外传”的绝招，导致初学者没有设计思路，面对复杂的 高速电路一头雾水，看不懂图纸，不知如何下手。下面我将高速 PCB 设计经验和心得体会 系统地呈现给大家，希望能对你有所帮助。简单说，画 PCB 就是画画儿，画一些点、线、面几何图形，研究其抽象的拓扑结构。 然而，为了画 PCB，我们还要做些额外的辅助工作：体系架构设计；IC/FPGA 设计；绘制 原理图；生产；测试；模具。高速 PCB 更是需要复杂的信号数学模型来指导我们的设计， 绝不是一件简单的工作。好的 PCB 要：可靠、可生产、可测试、可维护。= | 点 | = 观察 PCB 上的图形，首先
9、会注意到存在大量的“点” ，包括： 过孔 引脚焊盘 MARK 点 ICT 测试点 安装孔 这里要谈的内容是：盲孔、埋孔、过孔；过孔会引起阻抗不连续；过孔载流量和周长的 关系；板厚孔径比；BGA 下的过孔；多个过孔共享一条线；金属化与非金属化；中心孔、 焊盘、热焊盘优选尺寸(电地完整性)；MARK 点的识别、共享，何时需要 MARK 点；IC T 定位孔要求；ICT 测试点要求；多点接地；马蹄形孔(跑道孔)；堵绿油工艺；点线间距；十 字花盘= | 线 | = 其次，你会看到大量的“线” ，线的属性有： 长、宽、高(厚) 线间距导角 传输线模型 延迟 这里你要知道的是：最大/最小线长度；等长线；线
10、宽和阻抗的关系；线宽铜厚温度和 载流量的关系；3W 规则；1 盎司铜重相当于多少 um；圆弧走线；微带线和带状线；表面信 号线和板内信号线的延迟时间(ps/英寸)= | 面 | = 最后，关于“面” ，就是布局。 布局的关键是先确定固定的接口接插件位置，再根据冷热、高速低速、重要次要均衡分 布原则调整各元器件位置。= | 拓扑结构 | = 了解了点线面就可以开始布局了，常用的拓扑结构有： 星型 菊花链 树枝 点对点 各种结构各有优缺点、限制条件和适用范围，我们会详细论述。= | 层叠结构 |= 在画板之前要先确定层叠结构，这里我们会举例说明 4 层、6 层、8 层、16 层板的层叠方 法，以及
11、通过一个 4 层板说明如何辨别层叠的好坏。部分内容如下：首先，要划分层叠结构，为了方便设计，最好以基板为中心，向两侧对称分布，相临信 号层之间用电地层隔离。 层叠结构(4 层、6 层、8 层、16 层)： 对于传输线，顶底层采用微带线模型分析，内部信号层用带状线模型。6 层/10 层/14 层/ 18 层基板两侧的信号层最好用软件仿真，比较麻烦。 6 层/10 层/14 层/18 层等基板两侧是信号层，没有电地隔离，需要注意相临层垂直走线和 避免交流环路。 如果还有其他电源，优先在信号层走粗线，尽量不要分割电地层。= S(*) TOP BOTTOM玻璃纤维基板 FR4 绝缘介质材料 信号层(层
12、号) 顶层信号层 底层信号层TOP GND2 = +5V BOTTOM TOP +5V S3 = S4 GND5 TOP +5V TOP+3.3VS3 GND4 = GND5 S3GND4S5BOTTOMS6 +1.5V S7 GND8 = GND9 S10 +1.0V S12 GND13 S14 +1.8V BOTTOM+3.3V BOTTOM一个四层板的层叠设计方案，确定哪种最好： 第一种 Layer1 Layer2 Layer3 Signal Gnd/Pwr Pwr/GND 第二种 Gnd Signal/Pwr Signal/Pwr 第三种 Gnd Signal SignalLayer4
13、SignalGndPwr更多内容可以看 文章中心里的 PCB 多层电路板设计与制作指导 。= | 电地分割 | = 在电源种类比较多的情况下， 就需要在同层开槽分割电地平面， 分割导致电流回流路径 被阻断，跨越分割的线上阻抗不连续，如何减少分割的影响呢？这里给出若干解决方法。 有 时，分割的影响是有益的，例如：RJ45网络插座变压器下面的分割可以减少网线上传导的 干扰，此时，我们就要充分利用分割的优点。一些相关内容： 正片/负片、压差、分割区内走线，完整电地平面 FR42.5G-5G Rogers10G= | 接插件 | = 这个有什么可讲的，不就是一些 2mm 欧式插座，PMC 插座之类的
14、东西嘛！其实，接插 件的学问可大了， 为什么有些人设计的板子不稳定？为什么抗干扰能力差？有部分原因就是 由接插件引起的。首先要注意的就是引脚排布，重要信号线两边放什么，对端放什么，高速信号线周围放 什么信号，特别讲究。有些人在时钟信号线对面放高速信号；1A 电流只用一两根引脚接入；重要信号线周围不分配多余的保护地线等等， 如果引脚分布不合理， 即使板子内部设计得再好，也不能保证整个电路稳定工作。光引脚分布合理还不成，下面的引出线也大有讲究，就 拿电源引脚来说，虽然为 1A 电流分配了多个引入脚，但是怎么把这个电流引到板子上呢？ 过孔打几个，线多粗，如何保证电地通道完整性？要不要铺铜？等等。其次
15、，要注意封装。你知道有几种封装呢？ 一种是丝印封装，就是印在板子的器件外型丝印，这个照着手册就可以画出。 有人倒是按照手册画出了丝印封装， 但是做回板子后器件却装不上， 原来该器件的外型 比丝印大，其他小器件被焊接在这个器件下面了，这就是第二种封装外型封装。 器件终于被安装到板子上了，可是接头却比插座大，因为周围器件影响，插不上。这就 是忽略接头封装造成的后果。 即使接头封装合适，能插在牛头插座上，但是牛角打开后会占用更大的空间，两个牛头 插座靠得太近的话，可能卡子打不开，这是忽略工作封装的后果。 封装共有九种之多，你知道几种呢？如果你知道的不全，是不是就不敢保证“一版成 功”？光少做几版省下
16、的钱就够你参加几次培训的了，是不是？最后，要了解到底是压接好还是焊接好？内存条平插、斜插、竖插哪种好？(从占用空 间大小、散热、稳定性等方面考虑)一些插座类型：PMC、PCI、CPCI、DIMM、SODIMM= | 其他重要内容 | = 限于篇幅，有些非常重要的内容这里只简单概括地罗列一下：时钟这是非常重要的内容！ 源同步时钟模式；公共时钟模式：建立/保持时间始端匹配；终端匹配；点对点 时钟分配驱动：0 jitter 抖动；0 delay 延时；环回；电压；频率上限 晶体、晶振布线要点 时钟线长度、线宽、线延时、线间距，周围留出空间，圆弧走线 频率、精度 电源功率(标称、额定、最大、平均、峰值
17、) 上电时间 上电顺序：现在复杂 CPU 芯片上电有顺序要求 纹波 种类：core、I/O、AVCC/AGND、PLL 供电 上电复位 板上位置(噪声、散热、结构) AC/DC、DC/DC、LDO 线性(从功耗、响应速度、电路简单性、噪声、适用性 等几个角度考虑) 滤波，电流大小、线宽，分割，层叠结构 复位上电复位 电源监控 手动复位 看门狗 系统复位、全局复位、局部复位 FPGA 加载控制与全局复位 总线总线架构优于 CPU 选型 效率、健壮性 PCI、PCI-X、ISA、PCMCIA、LVDS、serial BUS 内存种类：cache、SDRAM、DDRI、DDRII、flash、boo
18、trom、NVRAM、SR AM 等 接口接口效率优于 CPU 选型 常用接口：RS232、RS485、V.35、E1 HDLC 百兆、千兆、POS 接口：MII、RMII、SMII、GMII、TBI(serdes)、UTOPIA I/ II 光口：单模/多模、SFP/GBIC CPU位宽：32bit、64bit CISC、RISC、MIPS Network Processor 多核 CPU：如：IBM cell 性价比 效率 OS 散热 功耗 电源种类，上电顺序 加载顺序 仿真头(大众流行) 产品周期 供货情况 规则环路面积、3W 规则、20H 规则、正交规则、5-5 规则、单点/多点接地
19、BGABGA 器件与其他器件的间距 BGA 下面的孔和线怎么布 BGA 电地通路，孤铜 去耦电容分布、反面器件分布 背板板厚，板厚孔径比 汇流排 加强筋 插座位置定位 布线要求，时钟同步 热插拔 其他中断、上下拉电阻、看门狗电路、跳线、金手指、EMI/EMC/ESD、FPGA/CPL D、匹配、波峰焊工艺、散热、各种地的概念、热插拔、夹具留边，器件间距 jitter、delay、ring 振铃、crosstalk 串扰、反射、地弹 电阻、电容、电感、磁珠、晶体、变压器、光耦 最小化电路、检查列表 checklist 从设计到生产的设计流程，所需数据 产品生命周期例如：电阻的阻值是离散的，有标称
20、阻值，允许偏差，注意额定功率和使用电 压，材料，工艺，制作方法，特殊用途，色标等。电阻器的主要用途有 1、限流；2、分压； 3、定时；4、电流电压变换；5、阻抗匹配；6、改变电路参数；7、测温或温控；8、特殊 电阻应用(过流、过压、过热保护)。0 欧电阻用途？ 为什么电源脚同时并联一个大电容和一个小电容？为什么并联两个容量相同的 电容？ 磁珠的使用场合，参数，陷波作用。 变压器初次级隔离。 LVDS 设计经验谈，如何布 LVDS 差分线，如何放置匹配电阻？ PECL 电平电路设计 =| PCI 板卡布线参考 | = PCI 总线具有自动配置功能，数据带宽大，广泛应用于数据 I/O 设备，下面以
21、 PCI 采集 卡为例说明如何综合使用前面所讲内容。好多人画板都是直接抄别人，其实，看看框图就可以了，比如：有些板子参考设计上使 用了 bootrom/flash，为了方便生产，可我不一定用啊，那就不能直接抄了。PCI 卡上有三种电源：3.3v、5v、12v，怎么分割电源层呢？怎么样才能保证电地平面 完整呢？12v 用于风扇属于低速信号， 如何布低速高压电源信号呢？我们会教你一种巧妙方 法满足所有条件，还不降低性能。PCI 的元件只能放在 B 面上，板厚不能超过 1.6mm，否则插不进去。中断线可以共享。正面线不打孔，背面线只打一个孔。clock 线约束为小于等于 2.5“，其他线为小于等于1
22、.5“。 中断复位线可以走很长。因为卡槽接触点在金手指中间，所以要在接触点以下分割电地，不要在上面分。以金手 指中间为界向下铺电地。时钟和其他信号线间距要够大，可以在其附近走低速复位线。走线要算总长，PCI 很皮 实，即使不满足要求，也可能正常工作。更多内容，我们最好看图讲比较好。= | DDRII 布线参考 | = DDRII 内存比传统的 SDRAM 内存速度快，功耗低、价格便宜，它采用源同步数据选通信号和数据同传方式，在选通的上下边沿都采样数据，所以，性能得到大幅提升。虽然，使用 DDRII 内存能带来很大的好处，但是，必须在图纸和 PCB 设计阶段小心处 置，以便确保真正实现所需性能。
23、DDRII 设计给板级设计人员带来了一系列原来在 SDRAM 设计时未曾遇到过的新的挑战：更小的建立/保持时间；更清晰的参考电压；更严格的线长 匹配；新的 I/O 信号(SSTL-2)；正确地端接要求。硬件工程师面临的挑战可以归纳为以下几点： 1、布线要求高； 2、电源的供给和去耦要求，包括：DDRII 芯片和控制器、VTT、VREF； 3、针对给定内存拓扑结构的正确端接。我们将讨论下面的几种情况下如何布线： 1、单条/多条 DIMMregister，unbuffered 2、单条/多条 SODIMMregister，unbuffered 3、直接焊接在板子上的内存颗粒 4、混合型内存颗粒加
24、DIMM 扩展槽DDRII 信号可以分为 5 组： 1、时钟：差分 2、数据 3、地址/命令 4、控制 5、反馈信号我们在课上将详细研究 DDRII 的布线方法，用 DDRII 布线来演示如何融会贯通地使用 前面讲到的各种知识。有兴趣了解更多知识的网友可以看看ecos 增值包里的DDR2 SDRAM 和嵌入式 系统 SDRAM 和 DDR 布线指南 ， 。= | 划分系统模块的分析方法 | = 大家知道，医学上为了更好地研究人体，把人分成了几大系统：血液循环系统、呼吸系 统、神经系统同样地，如果把电路划分成几个功能模块分别加以研究解剖，那么就可以 更深入地理解电路功能，更快地发现问题。比如：单
25、独把电源系统拿出来研究，你会清楚地看到各种电压的电源之间的连接关系， 电源线的粗细。电源系统就相当于血液循环系统，如果线太细，不能承载所需电流，那就是 血管狭窄。再比如：中断系统就相当于神经系统，单独摘出来研究，你可以清楚地看出他们之间的 关系，如果中断出错，那就得了神经病，呵呵。我们可以独立出：复位系、时钟系、电源系、中断系就象照 X 光片一样，通过划分 功能系统，我们能一眼看出问题所在。你可以用这种 X 光机分析一下自己的板子是不是有“心脏病” ， “先天性血管狭窄” ， “神经 错乱” ， “骨骼发育不良”呵呵，是不是很有意思！感兴趣的网友可以看看 ecos 增值包 EasyARM220
26、0 硬件设计的几点改进意见 里的 文档。= | 事故记录和总结 |= 1、某公司量产 20000 块 8 层通信板，现场调试发现上电后有一半工作正常，一半死机， 原因不明。 如果报废一半板子则损失惨重， 即使留下的正常板子也无法确定是否能一直正常 工作。遇到这种情况，必须彻底查明原因，因为硬件工程师都有“疑心病” ，如果前面遇到的 问题没有彻底解决， 后面又遇到新状况， 这时就没法确定到底是前一个问题引起的还是又出 了新问题，导致自乱阵脚。最后，花费了巨额人力物力财力，终于用非常先进的示波器抓住 了一次短暂的复位跳变，这才发现是芯片型号用错了。74LS 被用成了 74HS，H 是什么含 义呢？
27、可不是高速哦，是保持的意思，它保持了上电期间的随机状态，导致复位死机。采购 没有注意到 HS 和 LS 的细微差别，LS 的货不够了，就用了一半 HS 的芯片顶替，导致 100 00 块板子出事。其实，研发人员也不知道这回事，只是在实验测试时恰好用了 LS 的片子， 所以，测试都正常。2、某公司做一多层交换机板，工作不很稳定，设计者号称某大公司具有 8 年工作经验 的硬件工程师，我看了一下，发现层叠的最里层是两个信号层，无电地隔离，此种情况下没 有遵守正交规则，而且到处充满“交流环” ，虽然画得很漂亮，但根本不可能稳定。所以说，一个硬件工程师，不能说干了 8 年就有 8 年经验，也许他只是把第
28、一年的经验重复了 7 次，充 其量只有 1 年的工作经验。另外，即使在大公司，如果不接受专业系统地培训，很快就会遇 到瓶颈，自己的水平原地打转，无法突破上层次。虽然大公司里的资料规范多，但如果你没 有受过专业训练的话，即使资料摆在你面前，你也看不出门道，入宝山而空返，白白浪费学 习机会。学习硬件一般靠师傅带徒弟的模式，自学很难(写书的人不做，做的人不写书)，但 是在同一公司，师傅的眼界不一定宽，还有“教会徒弟饿死师傅” ，所以，效果可能不如外面 教得好，是不是这个理儿啊。3、某公司一块板子，在长时间使用后突然工作不正常，时好时坏，检查时把所有器件 挨个排除了一遍也没发现问题，后来，拿回实验室检
29、测，发现是设计错误。板子的接地焊盘 是用实心地连接的，由于电流太大，热胀冷缩，天长日久，接地盘的铜箔翘起来了，和接地 盘只有一小条铜丝连接， 导致地电平不准， 系统工作不正常。 正确的做法是用十字花盘连接， 留出膨胀空间。硬件设计没有细节重点之分，很可能一个小细节害死你，境界问题，过了很久才明白这个道理。= | 推荐 EDA 工具、仪器 | = PPT：哈哈，学好 PPT(Power point 幻灯片)，走遍天下都不怕。 Excel：计算线长、载流量、线宽等特方便，把数填进去立马出结果，好多公式都这么 算的。 Candence：Allegro 画图很方便，推挤、笔画功能等。 POWERPCB
30、/OrCAD Mentor 示波器 逻辑分析仪 = | 推荐 PCB 板厂 | = 深南电路板厂 昆山沪士 金百泽 深普快捷 东莞生意 =| 硬件工程师职业规划 | = 1、硬件系统架构师 2、IC 设计、FPGA 设计、SCH 设计 3、PCB 设计一般按照这个顺序划分层级比较科学，为什么 SCH 安排在 PCB 之前呢？因为所有的 处理都要先在 SCH 上体现出来，然后才能画 PCB，在 PCB 上的改动都是马后炮，来不及 了。当然，PCB 可以立即体现在产品上，而且很多公司抄的电路图，所以，有时候 PCB 比 较吃香。不同行业赚钱速度是不一样的，建议画手机板、通信板，射频板，高速多层复杂
31、板等。= | 配套光盘电子书、工具、软件列表 | = 略综上所述，硬件设计就是与干扰做斗争，把干扰情况解决了，硬件就设计好了。我们从 点线面，拓扑结构，层叠顺序，各种功能部件，常用元件，到硬件工程师心理分析，职业生 涯规划，系统地介绍了硬件工程师所要了解的内容，感兴趣的网友可以访问：www.armeco 了解更多内容。当你真正掌握了以上内容，再画什么 ARM9 核心板，DSP 高速处理 板，统统不在话下，因为他们都是一回事。硬件工程师如果想学习操作系统， 最好的入门教材就是 ucos51 产品 入门非常容易。 ，如果想学习网络， 51+8019 资料 ，这是目前最全的资料了，包括：源码、文档
32、、图纸、 GAL 文件等。如果想学习嵌入式系统，强烈建议选择ecos 增值包 ，软硬两方面内容都包括了， 是 “装在光盘里的培训班” ，包含了 bootloader、FS、TCP/IP、GUI、USB 等各种内容。以上产品在 自助商城有售，均有免费试用版本，先体验效果，感觉 好再说。有了ecos 增值包 ，你就能比较系统地掌握嵌入式系统(软硬两方面)的知识，否则，你的知识体系可能不全面，有些重要知识点也许就错过了。 to 5 楼1。 QFP 我一直都是用普通烙铁来焊的， BGA 才用回流焊， 所以它们之间的比较我说不上； 刚开始给 BGA 芯片练习植锡球的时候，第一块芯片被我焊都不记得有多少次了，到最后， 居然没有坏，还能正常工作；当然这只是个个别的例子，估计用热风机吹的话，没控制好时 间是会比较容易损坏芯片的，但用回流焊的话，温度和时间都控制得比较准，这样就不容易 把芯片搞坏。2.用锡珠来植锡球就是你在淘宝看到的方法，刮锡浆的你也看到了，就不用我多说了。1
