1、共 4 页 第 1 页2004 级计算机组成原理课程试题（A 卷）合分人： 复查人： 分数 评卷人一、单选题：（每题 1 分，共 20 分）1一个完整的计算机系统的组成部分有_A_ 。A. 硬件和软件系统 B. 运算器、存储器、控制器C. 外部设备和主机 D. 硬设备和应用程序2定点 16 位字长的字，采用 2 的补码形式表示时,一个字所能表示的整数范围是_D_。A -（2 15 1） +（2 15 1） B -215 +215C -（2 15 - 1） +215 D -215 +（2 15 -1）3IEEE754 标准规定的 32 位浮点数中，符号位为 1 位，阶码为 8 位，尾数位为 23
2、 位，则它所能表示的最大规格化正数为_。A +（ 1 2-23）2 +127 B +（2 2 23） 2+255C 1+（1 2 -23）2 +127 D +（1 2 -23） 2+2554设某静态 RAM 芯片容量为 8K8 位，若用它组成 32K16 位的存储器，所需芯片数为_B_。A 4 片 B 8 片 C 16 片 D 32 片5主存储器和 CPU 之间增加 cache 的目的是_D_。A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存储器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存储器容量，又扩大 CPU 中通用寄存器的数量6EEPROM 是指_C_。A 只读存储器
3、B 电擦除可编程只读存储器 C 闪速存储器 D 光擦除可编程只读存储器7在虚拟存储器中，当程序正在执行时，由_B_完成地址映射。A 程序员 B 编译器 C 操作系统 D 装入程序8操作数在指令中，是下列哪种寻址方式_A_。A 直接寻址 B 立即寻址 C 隐含寻址 D 间接寻址9当今的 CPU 主要包括_A_。A.控制器 、cache 和运算器 . B 控制器和运算器 题号 一 二 三 四 五 六 七 总分分数共 4 页 第 2 页C. 控制器、ALU 和主存 D. 运算器和主存10. 在 CPU 中跟踪指令后继地址的寄存器是_C_。A 主存地址寄存器 B 状态条件寄存器 C 指令寄存器 D 程
4、序计数器11在_B_的微型计算机系统中，外设和主存储器单元统一编址 ，因此可以不使用I/O 指令。A 单总线 B 双总线 C 三总线 D 多总线12. 假设一个磁盘上每个磁道有 16 个扇区，每个扇区 512 字节，若磁盘的旋转速度为每分钟 3600 转，则磁盘的数据传输率为_。A 480 KB/S B 240 KB/S C 360 KB/S D 512 KB/S13 计算机的外围设备是指_D_ 。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了 CPU 和内存以外的其它设备14以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_C_。A DRAM B
5、 SRAM C 闪速存储器 D EPROM15因为微程序不经常修改，所以一般存放在_B_。A 主存中 B 堆栈中 C 只读存储器中 D 磁盘中16DMA 传送控制的交替访内法一般适用于_A_的情况。A. I/O 设备读写周期小于内存存储周期 B. CPU 工作周期比内存存取周期小很多C. I/O 设备读写周期大于内存存储周期 D. CPU 工作周期比内存存取周期长很多17CRT 的分辨率为 512512，象素颜色为 256 色，则刷新存储器每个单元的字长是_C_。A. 8 位 B. 128 位 C. 256 位 D. 512 位18下列 I/O 组织方式中，主存与外设的数据交换完全是通过 CP
6、U 执行程序控制完成的是_C_。A. 程序查询式 B. 中断 C. DMA D. 通道19如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断的响应顺序，可以利用_D_。A 中断嵌套 B 中断向量 C 中断响应 D 中断屏蔽20对于低速输入输出设备,应当选用的通道是_B_。A 数组多路通道 B 字节多路通道 C 选择通道 D DMA 专用通道分数 评卷人二、填空题：（每空 1 分，共 20 分）1计算机的软件和硬件在_上是等价的。2码值 FFH，若表示真值 127，则为_码；若表示真值 -127，则为_码、若表示真值 -1，则为_码；若表示真值 -0，则为_码。3
7、一台小型系列机的运算器中的 ALU 由 4 片 74181 ALU 和 1 片 74182 CLA 组成，它能处理_位字长的数据，是一种具有_级先行进位的算逻运算单元。共 4 页 第 3 页4将-7/128 按阶码用移码、尾数用补码的格式写成浮点数的表示形式，其中阶码 3 位，阶符 1 位，尾数 6 位，尾符 1 位（按规格化形式） _。5浮点加法运算中，在尾数求和之前，一般需要先进行_操作，求和之后还要进行规格化和_操作等步骤。6. CPU 周期也称为_；一个 CPU 周期包含若干个_。7存放微程序的存储器称为_。相联存储器不按地址而是按_访问的存储器。8按照总线仲裁电路的位置不同，总线仲裁
8、分为_仲裁和_仲裁。9广义的讲，并行性有两种含义：一是_二是_。10DMA 的中文全称是 _直接存储器存取_，CISC 的中文全称是 _复杂指令系统计算机_。分数 评卷人三、简答题：（每题 5 分，共 20 分）1 浮点数加减运算过程中，补码规格化的条件是什么？2说明机器指令和微指令的关系。3说明微程序控制器和硬布线控制器的异同点。4分别说明外设产生中断请求及 CPU 响应中断的条件。分数 评卷人四、计算题：（每题 7 分，共 14 分）1已知 x=+0.11011，y=-0.11111，用带求补器的原码阵列乘法器求乘积 X*Y=?2CPU 执行一段程序时，Cache 完成存取的次数为 380
9、0 次，主存完成存取的次数为 200次，已知 Cache 的存取周期为 50ns，主存的存取周期为 250ns，求：（1）Cache 命中率 H（2）Cache/主存系统的访问效率 e（3）平均访问时间 Ta（小数点后保留两位有效数字）分数 评卷人五、应用题：（共 26 分）（说明：第 1，2 小题每题 10 分，第 3 小题 6 分）1 （10 分）某微机的指令格式如下所示：共 4 页 第 4 页15 10 9 8 7 0操作码 X DD: 位移量X:寻址特征位X=00：直接寻址；X=01：用变址寄存器 X1 进行变址寻址；X=10：用基址寄存器 X2 进行基址寻址；X=11：相对寻址设（P
10、C ）=1212 H,( X1)=0035H,( X2)=1234H(H 代表十六进制数)，请分析该指令格式的特点，并确定下列各指令中操作数的有效地址。5480H 6230H 7572H 6734H 2 （10 分）某计算机存储系统包含容量为 16KB 结构为 4 路组相联的 Cache，主存容量为 16MB，假设每行或块大小 1KBytes。 内存地址是多少位？内存空间可以划分为多少块？ Cache 可以划分为多少行？ 内存地址的标志字段 tag、组号字段和字字段各是多少位？ 主存地址为 23E4F8H，问它在主存的哪一块？ 按照这种组相联映射方式，主存地址 23E4F8H 被映射到 Cache 的哪一组？3 （6 分）记录二进制数据 1011001 时，分别采用 NRZ、PM 和 FM 三种记录方式，请画出相应的写入电流波形图。
