1、锁相环1. 模块功能锁相环模块采用了 CD4046、CD4060、CD4522 等器件。本模块可以产生1KHz-999KHz 的频率,步进为 1KHz，可以通过 BCD 拨码来设置频率频。一个典型的锁相环（PLL）系统，是由鉴相器（ PD） ，压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图 1， Ud = Kd (i o) U F = Ud F（s ）io 图 1 (1)鉴相器（PD）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。(a).异或门鉴相器 异或门的逻辑真值表示于表 1，图 2 是逻辑符号图。输入 输出A B F0 0 00 1 11 0 11 1 0表
2、 1 图 2从表 1 可知，如果输入端 A 和 B 分别送 2入占空比为 50%的信号波形，则当两者存在相位差 时，输出端 F 的波形的占空比与 有关，见图 3。将 F 输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与 有关，这样，我们就可以利用异或门来进行相位到电压 的转换，构成相位检出电路。于是经积 图 3分器积分后的平均值（直流分量）为： U U = Vdd * / (1) Vcc不同的，有不同的直流分量 Vd。 与 V 的关系可用图 4 来描述。从图中可知，两者呈简单线形关系： 1/2VccUd = Kd * (2)FOoUKdtV V PD LPF VCOUi UoVVAB
3、F_F = A B + A BFBA1/2 Kd 为鉴相灵敏度 图 4(b).边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为 50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。(2).压控振荡器（ VCO）压控振荡器是振荡频率 0 受控制电压 UF（t）控制的振荡器，即是一种电压频率变换器。VCO 的特性可以用瞬时频率 0（t）与控制电压 UF（t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为 0，因控制端电压应是直流电压和控制电压的叠加
4、） ，VCO 的振荡频率，称为自由振荡频率 om，或中心频率，在 VCO 线性控制范围内，其瞬时角频率可表示为：o（t）= om + K0 UF（t）式中，K 0VCO 控制特性曲线的斜率，常称为 VCO 的控制灵敏度，或称压控灵敏度。(3).环路滤波器这里仅讨论无源比例积分滤波器如图 5。其传递函数为： 1)()(21sUsKiOF式中：1 = R1 C ，2 = R2 C 图 5 (4).锁相环的同步与捕捉锁相环的输出频率（或 VCO 的频率）o 能跟踪输入频率 i 的工作状态，称为同步状态，在同步状态下，始终有 o = i。在锁相环保持同步的条件下，输入频率 i 的最大变化范围，称为同步
5、带宽，用 H 表示。超出此范围，环路则失锁。失锁时，oi，如果从两个方向设法改变 i ，使 i 向 o 靠拢，进而使o =（io），当 o 小到某一数值时，环路则从失锁进入锁定状态。这个使 PLL 经过频率牵引最终导致入锁的频率范围称为捕捉带p。同步带 H，捕捉带 p 和 VCO 中心频率 o 的 关系如图 6。图 6本模块的原理图见图 7。R1R2CUi Uo060456VPH-o图 72. 典型器件(1) CD4046(a)器件功能：CD4046 是一种能工作在 1MHZ 以下的通用 PLL 产品，它广泛应用于通信计算机接口领域。它具有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良
6、好、使用方便的锁相环单片电路。图 8 示出 CD4046 的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中 PD1 是异或门鉴相器；PD2 是边沿触发式鉴相器。另外电路中含有一个 VCO，一个前置放大器 A1，一个低通滤波器输出缓冲放大器 A2 和一个内部 5V 基准稳压管。图 8 图 9(b)器件引脚：CD4046 引脚图如图 9 所示。PHASE PULSES：脚相位输出端,环路人锁时为高电平,环路失锁时为低电平。PHASE COMP IOUT：相位比较器的输出端。COMPARATOR IN：比较信号输入端。VCO OUT：压控振荡器输出端。INHIBIT：禁止端,高电平时
7、禁止 ,低电平时允许压控振荡器工作。CIA、CIB：外接振荡电容。VSS：接地。CVOIN：压控振荡器的控制端DEMODUATOR OUT：解调输出端,用于 FM 解调。R1、R2：外接振荡电阻。PHASE COMPI IOUT：相位比较器 的输出端。SIGNAL IN：信号输入端。ZENER：内部独立的齐纳稳压管负极。VDD：接电源(c) 工作原理：如图 8 中所示，输入信号 Ui 从 14 脚输入后,经放大器 A1 进行放大、整形A1 PD1PD2VCO A2+-14346711125816213910151Ui VCC4046后加到相位比较器、的输入端,图 3 开关 K 拨至 2 脚,则
8、比较器将从 3 脚输入的比较信号 Uo 与输入信号 Ui 作相位比较,从相位比较器输出的误差电压U 则反映出两者的相位差。U 经 R3、R4 及 C2 滤波后得到一控制电压 Ud 加至压控振荡器 VCO 的输入端 9 脚,调整 VCO 的振荡频率 f2,使 f2 迅速逼近信号频率 f1。VCO 的输出又经除法器再进入相位比较器,继续与 Ui 进行相位比较,最后使得 f2f1,两者的相位差为一定值,实现了相位锁定。若开关 K 拨至 13脚,则相位比较器工作,过程与上述相同,不再赘述。(2) CD4060(a) 器件功能：CD4046 是 414 位二进制串行计数/分频器和振荡器。CD4046 有
9、 10 个输出端，各端均有不同频率的方波输出，因而可在 10 条电缆上传输不同的信号，它内部分为两部分，其中一部分是 14 级计数/分频器，其分频系数为 1616348；另一部分既可以与外接电阻和电容构成 RC 振荡器，又可与外接晶体构成高精度的晶体振荡器。本电路采用外接 4.096MHz 的晶振来组成晶体振荡器，其振荡信号经 CD4060 内部 12 次二分频后，在 Q14 端输出。CD4060 有一个RESET 端，在相同的晶振电路，相同的基频，可以把它作计数器，计算在相同时隙时能产生的方波数，从而实现判定。(b)器件引脚：CD4046 的引脚图如图 10 所示VDD：接电源。VSS：接地
10、。RESET：复位信号。D4D12：412 次二分频。：当 10 和 11 引脚不外接晶振时，0 接电容和 10 和 11 引脚外接的电阻构成 RC 振 荡器。：接外接晶振组成晶体振荡器，或者1 外接电阻与 9 引脚的电容构成 RC 振荡器。 图 10：接外接晶振组成晶体振荡器，或0 者外接电阻与 9 引脚的电容构成 RC 振荡器。(3) CD4522(a)器件功能：CD4522 是可预置数的二一十进制 1/N减计数器。如图 11，拨盘开关为 BCD 码开关，如当数据窗口显示“3”时则 A 和“1”和“2”相连；当显示“5”时，则 A 和“1”和“4”相连，其余类推。4 个 100K 电阻用来
11、保证 图 11当拨盘开关为某脚不和 A 相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到“N” ，当某时刻引脚 3（PE）=1 452216 15 14 13 12 11 10 987654321100K 100K100K 100K9v 9vCP1248A9V关关关关则 N 置到 IC 内的计数器中，下一个 CP 来时，计数器减计数变为 N-1，一直到第 N 个 CP 来时，计数器为 0。这时由于引脚 13（CF）=“1” ，引脚12（“0” ）=“1” ，也即引脚 3（PE）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来个 N 个时钟信号，引脚 12 就会出现一个高电
12、平，也就是引脚应是时钟信号的 N 分频信号。(b)器件引脚：CD4522 引脚图如图 12 所示P1-P4：预置端口。Q1Q4：计数器输出端口。PRESET ENABLE：当 PRESET ENABLE =“1”时 D1D4 值置进计数器.CLOCK INHIBIT：当 CLOCK INHIBIT =“0”且有时钟信号时，计数器（Q1Q4）减计数。CASECADE FEEDBACK：当 CASECADE FEEDBACK =“1”且计数器（Q1Q4）减到“0”时， ”O” =“1” 。 MASTER RESET：MASTER RESET =“1”时，计数器清零。“O”：借位信号端，计数器（Q1Q4）减到 图 12“0”时， ”O” =“1” 。CLOCK：时钟信号端。(C)工作原理：CD4522 功能表如图 13 所示。图 133.接口说明锁相环模块的 PCB 图如图 14，实物图如图 15。图 14图 15实物图中单片机模块上的外围接口说明如下：DIV：比较信号输入端。VCOout：频率输出端。GND：接地。+5V：接+5V 电压。
