收藏 分享(赏)

用verilog语言编写交通灯程序.doc

上传人:精品资料 文档编号:7890779 上传时间:2019-05-29 格式:DOC 页数:11 大小:72.03KB
下载 相关 举报
用verilog语言编写交通灯程序.doc_第1页
第1页 / 共11页
用verilog语言编写交通灯程序.doc_第2页
第2页 / 共11页
用verilog语言编写交通灯程序.doc_第3页
第3页 / 共11页
用verilog语言编写交通灯程序.doc_第4页
第4页 / 共11页
用verilog语言编写交通灯程序.doc_第5页
第5页 / 共11页
点击查看更多>>
资源描述

1、Verilog交通灯1交通灯一、 实验目的写一个交通灯,要求: 有东西南北四个方向,两组交通灯轮流交替变换,其中,红灯时间为 30个时间单位,绿灯时间为 25 个时间单位,黄灯时间为 5 个时间单位。最后用 modelsim 软件进行仿真。 要求设计是一个可综合设计。二、 实验原理根据实验要求的逻辑功能描述,可以分析得出原理图如下:控制器即可以设计为一个有限状态机的形式:E-W 方向 S-N 方向R Y G R Y G状态1 0 0 1 0 0 IDLE1 0 0 0 0 1 S11 0 0 0 1 0 S2Verilog交通灯20 0 1 1 0 0 S30 1 0 1 0 0 S4根据实验

2、要求画出控制器的状态转移图如下:三、 代码1、 源代码(1)控制器模块module traffic_lights(clk,rst,count,ew,sn);input clk,rst;input5:0 count;output2:0 ew,sn;reg2:0 ew,sn;reg3:0 state;parameter Idle=3b000,s1=3b001,s2=3b010,s3=3b011,s4=3b100;always (posedge clk)Verilog交通灯3if(!rst) beginstate=Idle;endelsecasex(state)Idle: if(rst)begins

3、tate=s1; ends1: if(count=d25) beginstate=s2;ends2: if(count=d30)beginstate=s3;ends3: if(count=d55) Verilog交通灯4beginstate=s4;ends4: if(count=d60)beginstate=s1;endendcasealways (posedge clk)beginif(!rst)beginew=3b100;sn=3b100;endelsecasex(state)Idle: if(rst)beginVerilog交通灯5ew=3b100;sn=3b001;ends1: if(

4、count=d25)beginew=3b100;sn=3b010;ends2: if(count=d30)beginew=3b001;sn=3b100;ends3: if(count=d55)beginew=3b010;sn=3b100;ends4: if(count=d60)Verilog交通灯6beginew=3b100;sn=3b001;enddefault: state=Idle;endcaseendendmodule(2)计数器模块module counter(en,clk,rst,out);output5:0out;input en,clk,rst;reg5:0 out;alway

5、s(posedge clk or negedge rst)beginif(!rst)out=d0;Verilog交通灯7else if(!enelse out=d1;endendmodule(3)将控制器与计数器进行连接module traffic_lights_top(out,clk,rst,en,ew,sn);input clk,rst,en;output2:0 ew,sn;output5:0out;wire5:0 out; traffic_lights u1(.clk(clk),.rst(rst),.count(out),.ew(ew),Verilog交通灯8.sn(sn);counte

6、r u2(.en(en),.clk(clk),.rst(rst),.out(out);endmodule2、激励timescale 1ns/100psmodule traffic_lights_tb; reg clk,rst,en; wire2:0 ew,sn;wire5:0out; traffic_lights_top m(.clk(clk),Verilog交通灯9.rst(rst),.en(en),.ew(ew),.sn(sn),.out(out); always #5 clk=clk;initial en=1;initial begin clk=1; en=0; rst=0; #5 rs

7、t=1; endendmoduleVerilog交通灯10四、 仿真波形(图一)(图二)五、波形说明波形图中,从上至下依次为:时钟信号 clk、复位信号 rst、计数器使能端en、东西方向上灯的状态 ew、南北方向上灯的状态 sn、计数器的输出 out。该程序实现的功能是在一个十字路口的交通灯的轮流交替变换:状态 灯的状态Verilog交通灯11方向 025 2530 3055 5560东西方向ew红 红 绿 黄南北方向 sn 绿 黄 红 红图一可以完整的看到 60 个时间单位内两个方向上灯交替的状况图二可以清楚的看到在时间从 030 过程中灯的跳变时间和结果。五、 实验过程中遇到的问题及解决

8、方法1、在实验过程中得到的波形图跟我设计的时间间隔不一致,仔细检查过后发现是因为控制器和计数器没有很好的连接在一起,导致灯的跳变跟计数器的控制脱离了,修改之后得到时间间隔比例跟设计一致的波形。2、在检查波形的过程中发现计数器实现的不是模 60,而是模 64,将计数器程序中的选择条件从 if(!en)改为 if(!en&outd60)之后得到了自己想要的计数器。六、 实验心得刚开始,程序调试过程中始终都有些莫名其妙的错误,自己只能凭着自己的理解和单纯靠一些感觉去修改。有时候越改错误越多,到后来程序显示没有错误了,但是仿真却无法执行,一长串的警告看的我有点崩溃。静下心来后从头开始分析每一句的程序,最后发现其实只是一个很小的失误。

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报