1、第五章 存 储 器,第一节 存储器分类一、按用途分类1.内部存储器2.外部存储器 二、按存储器性质分类1. RAM随机存取存储器(Random Access Memory)(1) SRAM静态RAM(Static RAM)(2) DRAM动态RAM(Dynamic RAM)(3) 非挥发RAM(Non-Volatile RAM)2. ROM只读存储器(Read Only Memory)(1)PROM可编程ROM(Programmable ROM)(2)EPROM可擦除、可编程ROM(Erasable PROM)(3)E2PROM电可擦除可编程ROM(Electrically Erasable)
2、,不同的存储器芯片，存取速度不相同，因此在选择存储器芯片时要考虑几个方面: 只读存储器还是随机存取存储器。 芯片位容量,它是表示存储功能的指标。 存取时间，即访问存储器的时间。 功耗，CMOS器件功耗低，但速度慢，HMOS的存储器件在速度、功耗、容量方面进行了折衷。 价格。,第二节 随机存取存储器RAM,一、静态随机存取存储器（SRAM）1. 静态RAM的构成,2. 典型SRAM芯片,各SRAM芯片的引脚信号基本相同。不过其存储容量不同,则地址线的根数不同；其存储位数不同,则数据线的根数不同。芯片的片选控制线,一般设置一根信号线CE或CS。读/写控制线的设置方法有两种: 一种只设一根“写使能”
3、线,当WE0时为写允许,当WE1时为读允许；另一种是设两根读/写控制线OE和WE,OE0为读允许,WE0为写允许。常用的SRAM有2114(1K4)、2142(1K4)、6116(2K8)、6232(4K8)、6264(8K8)和62256(32K8)等。一般4K、8K、32K皆采用28引脚封装。A14A0 地址线 D7D0 数据线 WE 写允许信号,低电平有效OE读允许信号,低电平有效 CE片选 Vcc 5V GND 地 NC 空脚,二、动态随机存取存储器( DRAM ),1. 动态RAM的构成2. 动态RAM的刷新3. 典型动态RAM芯片 Intel 2164是64K1的DRAM芯片。4.
4、 内存条 SIMM(Single In-line Memory Module，单列直插式存储器模块)内存条的接口标准有30线、72线和100线。DIMM(Dual In-line Memory Module，双列直插式存储器模块)内存条的接口标准有168线、184线和200线。一般CPU与内存数据的传输都为对等的传送，所以要注意：系统中CPU数据总线的条数与内存条的数据宽度的对应。,FPM DRAM(Fast Page Mode DRAM，快速页面模式内存)是把连续的内存块以页的形式来处理。EDO DRAM(Extended Data Out DRAM,扩展数据输出内存)BEDO DRAM（B
5、urst EDO DRAM，突发式EDO内存）SDRAM(Synchronous DRAM，同步DRAM)5. IRAMIRAM是近年来出现的一种新型DRAM芯片，它克服了DRAM需要外加刷新电路的缺点，内部含有动态刷新电路，使之兼有SRAM和DRAM的优点。目前较典型的IRAM 产品主要有Intel 2186/2187(8K8位)等。,三、8086对存储器的读/写时序,（a）读周期,（b）写周期,第三节 半导体只读存储器ROM,1掩膜ROM2PROM 3EPROM典型EPROM芯片介绍目前应用较广，也较典型的EPROM芯片有Intel公司的2716(2K8)、2732(4K8)、2764(8
6、K8)、27128(16K8)、27256(32K8)、27512(64K8)等。前两种采24引脚封装，后几种采用28引脚封装。,EPROM的使用技巧:,大容量的芯片可以当小容量来用,只需将要写入小容量芯片的信息写在大容量芯片地址的端即可。引脚数量不同可用“短接”某些引脚的方法来实现;采购EPROM芯片,并非容量大,价格一定高。对EPROM的编程,常称为“烧录”,也称为“固化”，现在人们又称其为“下载”,需要专门的设备。目前市场上有多种型号的编程器可供选择,比较典型的有ALL03、ALL07等万用编程器,它们与微型计算机系统相连,通过软件选择某公司某型号的EPROM,编程器自动提供所需的25V
7、、21V、12.5V或12.75V编程电压及编程脉冲对其进行编程，使用十分方便。注意: 强行高电压编程会缩短器件的寿命,甚至会烧坏EPROM芯片。,4E2PROM,E2PROM(Electrically Erasable PROM)是一种电擦除可编程只读存储器,近年来得到广泛的应用。E2PROM的主要特点是能在应用系统中在线改写,断电后数据保存不丢,为使用者提供了极大的方便。 E2PROM的典型芯片有高压编程2K8的2816、2817,低压编程的2K8的2817A、2816A和2864A(8K8)、28256(32K8)、28512(64K8),以及1M位以上的28010(128K81M位)、
8、28040(512K84M位)等等。除了上述并行的E2PROM外,还有串行芯片如24系列等。,5闪速存储器(Flash Memory),闪速存储器(Flash Memory)也称快速擦写存储器或快闪存储器，是Intel公司首先开发，近年来发展起来的一种新型半导体存储器芯片。它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存，在不加电的情况下，信息可以保持10年。由于Flash Memory所具有的独特优点，目前Pentium以后的主板都采用了这种存储器存放BIOS软件即Flash BIOS，由于Flash可擦可写，使BIOS升级非常快。相同容量的Flash Memory芯片与同容量的EP
9、ROM管脚完全兼容。典型Flash芯片有29C256(32K8256K位)、29C512(64K8512K位)、29C010(128K81M位，引脚与28010完全兼容)、29C020(256K82M位)、29C040(512K84M位)、29C080(1024K88M位)，还有16位宽度的29C1024(64Kl6)、29C8196(512Kl6)等。目前主板上用来存放BIOS的大部分使用29C010或者29C011等128KB的Flash以及29C020等256KB(2M位)的Flash。,第四节 存储器的扩展,一、主存储器逻辑设计存储器的设计首先要确定存储器结构,即确定采用单存储体结构还
10、是多存储体结构。微机的存储器是按字节编址的,即数据宽度为8位。一般地,对于CPU的外部数据总线为2n8位的微机系统(n可取0、1、2、),需用2n个由字节组成的存储体,当n3时(如Pentium系统等),可以支持字节、字、双字或四字数据的操作。多存储体的各个体的体选信号由CPU提供。先介绍单体存储器的逻辑设计,它的设计思想是:在选择了存储芯片后,根据选定芯片的片容量和设计要求的总容量,可以确定需要芯片的数目,相应地进行位数和地址的扩充,即可组合成适合微机所需要的存储器。,1. 位数的扩展,位数的扩展可采用各芯片并联的方法。例如PC/XT:主存容量为1M8位，即1MB，要用1M1位构成1M8位的
11、存储器模块，必须用1M81M18片(或考虑奇偶校验位就为9片)。,2片2114(1K4位)组成1K8位存储器的位数扩充连接。1#芯片的数据线接数据总线的低4位,2#芯片的数据线则接数据总线的高4位,而2片芯片的地址线及控制线则分别并联在一起。,位扩展连接方法如下: 芯片的地址线全部并联且与地址总线相应的地址线连接。 片选信号线并联，可以接控制总线中的存储器选择信号,也可以接地址线高位，或接地址译码器的输出端。 读写控制信号并联接到控制总线中的读写控制线上。 数据线分高低部分分别与数据总线相应位连接。,2. 存储容量的扩展,如用6264(8K8)组成24K8的存储器,如何保证当CPU发出地址信号
12、时,同时只有一片被选中,即地址如何分配，片选信号如何产生?一般产生片选有两种方法: 线选法和译码法。（1）线选法线选法用低位地址线对片内的存储单元进行寻址，所需的地址线由片内地址线决定，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。8K单元对应的地址线为log2(8K)log2（213）13条(A12A0)，把余下的A15A13分别接至芯片的片选端。A15A13轮流出现低电平，可保证一次只选一片。各片地址范围如下:,用线选法构成存储器优点是无需附加其它硬件，故适合较小系统。若轮流出现高电平保证每次选中一片，也只需加反相器即可。用线选法构成存储器的缺点如下: 各芯片间地址不连续
13、。而习惯上使用连续地址,如24K范围地址从0000H到5FFFH。 有相当数量的地址不能使用,否则造成片选混乱。如除A15A13为全1时,对应地址范围E000HFFFFH不能选中任何芯片外，不为轮流出现低电平的其它情况皆为两个以上芯片被选中，故片选混乱。, 若高位地址没有使用，将造成地址重叠区。地址重叠区是指在哪些地址区可以选中同一芯片的存储单元。6264若改为2片，则A15不使用，从而每片6264都有16KB地址重叠区，即每个芯片的每个存储单元有2个地址(A15有0、1两种可能)。 线选法影响地址区的有效使用，限制了芯片的进一步扩展。,（2）译码法,译码法将低位地址总线直接连至各芯片的地址线
14、,将高位地址总线经地址译码器译码后作为各芯片的片选信号。译码法可分类为全译码和部分译码。 全译码。全译码除去作为片内的寻址线外,所余的高位地址总线全部译码，译码输出作为各芯片的片选信号。下图为4片27128(16K8)组成64K8位的存储器。设系统的地址总线为16根。因为27128片内寻址16K,需地址线log2(16K)log2(214)14条(A13A0),故高位地址A14、A15作为24译码器的输入, 译码器输出的四根信号线Y0Y3,分别作为4片27128的片选信号。各芯片的地址范围如下:,1# 27128 0000H3FFFH 2# 27128 4000H7FFFH3# 27128 8
15、000HBFFFH 4# 27128 C000HFFFFH可见,这种片选方式,每块芯片的地址范围是惟一的,各芯片间的地址是连续的,寻址空间得到充分利用。若无需全部存储空间,例如图中无3#和4#芯片,则多余的译码输出线可空着,便于需要时扩充。, 部分译码。部分译码是将片内寻址地址线以外的高位地址线的一部分接译码器的输入端,译码器的输出作为片选。例如4片2K8的芯片组成8K8的存储器，2K容量需地址线log2(2K)log2(211)11条(A10A0)为片内寻址,而要构成的存储器模块为8K单元，对应有log2(8K)log2(213)13条(A12A0)，故4个芯片的片选信号用A12、A11经2
16、4译码器产生。若A15、A14、A13不接,则存在地址重叠区，每片2KB芯片有16KB的地址重叠区,即每单元有8个地址可以表示。如果将存储器的地址限制在某区域，则需要将A15、A14、A13加以限制，如设地址范围为A000HBFFFH,则用A15、A14、A13作为24译码器的使能端即可。,除了以上介绍的几种产生片选信号的方法外,还有一种可行的方法是组合逻辑电路设计法: 针对每一个存储芯片均设计一个产生片选信号的逻辑电路,将片内寻址未用到的高位地址作为逻辑电路的输入,输出即为所需的片选信号。,3. 存储器逻辑设计举例,某系统中要配置总容量为8K8位的半导体存储器,其中固化区4K字节,选用EPR
17、OM芯片2716(2K8),要求起始地址为0000H;工作区4K字节,选用SRAM芯片6116(2K8),要求起始地址为2000H。系统中的地址总线为16根A15A0,双向数据总线为8根D7D0。试设计该存储器。(1)存储芯片选取和存储空间分配:先确定所需芯片数,并进行存储空间分配,作为片选逻辑设计的依据。2K8的2716芯片组成4K8EPROM系统,共需4K8/2K82片,每片为一组,无需位扩充。2K单元对应的地址线为log2(2K)log2(211)11条(A10A0),根据起始地址为0000H的要求,2片2716 EPROM存储空间分配如下:,2K8的6116芯片组成4K8的RAM系统，
18、共需4K82K82片,根据起始地址为2000H的要求,2片6116 RAM存储空间分配如下:,(2)片选信号产生: 所设计的存储器共有4组芯片，需要4个片选信号。片选信号可利用地址总线高位A15A11产生。根据存储空间分配情况，取A11、A12、A13作为74LSl38译码器的输入信号依次连至A、B、C，A15和A14作为译码器的使能信号，G接+5V，译码器的输出分别作为EPROM 1#、2#和RAM 1#、2#的片选信号。(3)存储器的逻辑图: 根据片选逻辑的设计，可画出存储器的逻辑图。,二、主存储器与CPU的连接,1. 主存储器与CPU连接的一般问题 （1）CPU总线的负载能力 （2）信号
19、线的配合与连接 （3）时序配合问题 2. 主存储器芯片与8位及准16位CPU的连接（1）与地址、数据线分开的8位CPU的连接Z80是地址、数据线分开的8位CPU，现需扩展16KB的ROM，地址从0000H开始，选用EPROM 27128(16K8),扩展16KB的RAM,地址从4000H开始,选用SRAM 6264(8K8),试画出连接图,并写明每一芯片的地址范围。, 地址线的连接 数据线的连接 控制线的连接,（2）与分时复用总线的8位CPU的连接,MCS-51单片机是典型的分时复用总线的8位CPU，在进行外部存储器扩展时，首先遇到的问题就是地址锁存。它的16位地址，分为高8位(A15A8)和
20、低8位(A7A0)。高8位由P2口输出，低8位由P0口输出。而P0口同时又是数据输入/输出口，故在传送时采用分时方式，先输出低8位地址，然后再传送数据。但是，在对外部存储器进行读/写操作时，地址必须有效。这就需要选用地址锁存器。目前常用的有74LS273/373、8位并行I/O接口8212/8282等。8086系统中习惯使用8282作地址锁存器，而单片机中常使用74LS373。MCS-51扩展64KB数据存储器,采用SRAM 62256(32K8),画出连接图，并写出每个芯片的地址范围。,采用74LS373作为地址锁存器,（3）与准16位8088 CPU的连接,8088 CPU内部处理是16位
21、,与存储器及外设打交道是8位,称为“准16位”机。因为其外部数据总线是8位,刚好与存储单位的字节组织相对应。8088无论是对16位的字数据或是对8位的字节数据操作,也无论是对规则字还是对非规则字的操作,其每一个总线周期都只能完成一个字节的存取操作。要注意:对16位数据操作所构成的连续两个总线周期是由CPU自动完成的,不需要用软件进行干预,这样,8088和存储体连接时,地址总线中的A0就和其它各位的A19A1同样参加寻址操作,而不像在8086中需用来作为存储体的选择信号。8088也是分时复用总线，需要外接地址锁存器，为了增加数据线的驱动能力,加接数据收发器,可选用8286或74LS245。某80
22、88 CPU组成的最小模式系统有32KB的ROM,其地址范围为F8000HFFFFFH;有64KB的RAM,其地址范围为00000H0FFFFH。ROM选用芯片27256,RAM选用芯片SRAM 62256,画出系统连接图。,采用74LS373为地址锁存器,采用74LS245为数据收发器。,1#62256的地址范围为00000H07FFFH,2#62256的地址范围为08000H0FFFFH，地址连续且无重叠；,3. 主存储器芯片与8086 CPU的连接,在8086系统中，8086 CPU最大可寻址的存储空间为1M字节，存储器结构采用两个8位的存储体: 奇存储体和偶存储体，其体选信号分别为BH
23、E和地址线A0。当A0 0、BHE1时，允许偶存储体和低8位数据总线交换信息，以便寻址数据的偶地址字节；当A0 1、BHE0时，允许奇存储体和高8位数据总线交换信息，以便寻址数据的奇地址字节；当A0 0、BHE0时，允许奇、偶存储体和16位数据总线交换信息，以实现16位字的存取操作。,（1）EPROM与8086 CPU的连接,（2）SRAM与8086 CPU的连接,（3）主存储器与8086 CPU连接实例,8086 CPU组成的最小模式系统有16K字的ROM，其地址范围为F8000HFFFFFH,有16K字的RAM,其地址范围为00000H07FFFH,ROM选用芯片2764,RAM选用芯片6
24、264,画出系统连接图。 系统总线引出。, EPROM子系统,由于2764芯片容量为8K8,故16K168K84片2764芯片可组成16K字的EPROM存储子系统,管理8K容量的存储芯片需地址线log2(8K)log2(213)13条(A13A1)，A0作为体选信号。且可用8K字为单位分成2组，根据题意，各组地址分配如下:, RAM子系统。,因6264芯片容量为8K8，故4个芯片可组成16K字的RAM存储子系统，且可用8K字为单位分成2组，根据题意，各组地址分配如下:,综上所述,存储器与CPU的连接可按下列步骤进行: 确定需扩展存储器的地址范围； 根据需扩展的是RAM还是ROM，选择存储器芯片
25、； 确定所需存储器芯片的数目及管理所选芯片需要的地址线数目，其中:芯片的数目需扩展的容量单片的容量地址线数目nlog2(K)对于8位及准16位CPU为An-1A0，而8086 CPU则为AnA1, 将未使用的高位地址进行译码，译码器的输出作为芯片的片选信号； 画出连接图并连接AB、DB及CB三总线。注意: 若CPU为地址/数据复用总线则应外接地址锁存器(可选8282、74LS373等)，并接入地址锁存允许信号ALE；DB接至芯片；所需地址线接至芯片；RD信号接至芯片的OE端，若为RAM，则还应将WR信号接至芯片的WE端；CE来自译码器的输出。,一、举例,二、有一个存储体，其地址线15条，数据线为8条，则:(1)该存储体能够存储多少个汉字？(2)如果该存储体由2K4位的芯片组成，需要多少片？(3)采用什么方法扩展？要多少条地址线管理这些芯片？三、采用两片62256芯片(32K8位RAM)来扩展存储器,用74LS138译码器译码产生片选信号，地址从20000H开始。,
