1、数字逻辑 实验内容实验三 触发器 一、实验目的1掌握基本 RS、D、JK 触发器逻辑功能及其测试方法。2掌握使用 Verilog HDL 设计触发器的方法。3熟悉不同触发器间相互转换的方法。4学会正确使用集成触发器。二、实验仪器及设备1PC 机 1 台（1G 以上内存）2Quartus II 8.1三、实验准备及预习1.复习有关触发器的工作原理。 2.列出各触发器功能测试表格。 3.对所用的集成触发器查出外引线排列图，了解集成块各管脚作用。4.复习不同触发器之间相互转换的方法。5.JK 触发器和 D 触发器在实现正常逻辑功能时 R、S 应处于什么状态？ 6.复习 Quartus II 的开发、
2、仿真流程。四、实验内容1测试 74LS74（双上升沿触发 D 触发器）逻辑功能，填写真值表，写出特征方程表 3-2 D 触发器功能测试表PRNCLCLK D nQ 1n逻辑功能0 1 1 0 01 1(0 1) 0 101 1(0 1) 1 12测试 74LS112（双下降沿触发 JK 触发器）逻辑功能，填写真值表，写出特征方程表 3-3 JK 触发器功能测试表PRNCLCLK J K nQ 1n逻辑功能0 1 1 0 01 1(1 0) 0 0 101 1(1 0) 0 1 101 1(1 0) 1 0 101 1(1 0) 1 1 13. 使用 Verilog HDL 设计带异步复位置位端的下降沿触发 T 触发器，要求。(1)在 Quartus II 8.1 环境中完成设计代码的输入、编译。(2)在 Quartus II 8.1 环境中建立仿真波形文件，进行电路仿真，并记录仿真结果。4触发器功能转换在 Quartus II 软件中，采用原理图方式，分别将上述的 JK 触发器和 D 触发器转换成 T 触发器。要求：列出表达式，画出实验电路图，建立仿真波形文件，进行电路仿真，并记录仿真结果。五、实验报告要求：（1）填写真值表，写出特征方程，并分析触发器各引脚的逻辑功能；（2）打印设计代码，仿真报告，并对仿真结果进行分析。（3）总结各类触发器的特点。
