1、实验三 用原理图输入法设计 8 位全加器1、实验目的：学习利用原理图输入法设计简单组合电路，掌握层次化设计的方法，掌握用原理图进行设计的整体流程。2、实验内容：一个 8 位全加器可以由 8 个 1 位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出 cout 与相临的高位加法器的最低进位输入信号 cin 相接。利用 QuartusII 完成 1 位全加器文本编辑输入设计，并以此为依据，再利用原理图输入法设计 8 位全加器，得出仿真输出波形，并进行硬件引脚锁定，在实验系统上进行硬件测试，验证其硬件实现功能。3、主要仪器设备：EDA实验箱、QuartusII软件和计算机。4、实
2、验内容及过程：在E:/EDA/下建立一个新的文件夹为ADDER8。本设计的思路是先设计1个1位半加器，因此建立新建文件夹E:/EDA/ ADDER8/h_adder；要利用1位的半加器构造1位的全加器，因此建立新建文件夹E:/EDA/ ADDER8/f_adder；要利用1位的全加器构造8位的全加器，因此建立新建文件夹E:/EDA/ ADDER8/adder8；(1)、用原理图输入法构造 1 位半加器打开 QuartusII 软件，选择新建一个原理图文件，进入原理图编辑窗。在空白编辑窗的地方电击鼠标右键，选择加入模块。此图电击 OK，为加入输入引脚。以同样的方法加入其它模块，如下图所示。对其连
3、线。连线时注意，若信号为 1 位，则用导线进行连接，若信号为多位，则用总线进行连接。注意连线时，最后连好的线平滑，无 x 等标识方能表明线正确连接。连好后更改输入输出引脚。保存到 E:/EDA/ ADDER8/h_adder 路径下，文件名为 h_adder。建立相应的工程文件，并编译。编译成功后转换为原理图模块。(2)、用原理图输入法构造 1 位全加器把 1 位半加器的模块 和原理图拷入文件夹 E:/EDA/ ADDER8/f_adder。用两个 1 位半加器构造 1 位全加器，以同样的步骤和方式建立 1 位全加器的原理图，如下图所示。加入半加器时，点击 NAME 下方空白框右边的浏览，找到
4、 E:/EDA/ ADDER8/f_adder 里的 h_adder 模块加入，注意路径位置。连线正确后，修改相应的引脚，最后保存到 E:/EDA/ ADDER8/f_adder 路径下文件名为f_adder。建立其工程文件，因为此文件用到 1 位半加器，建立工程文件时注意要把 1 位半加器的原理图加入工程，编译才能通过。编译通过后转换为模块。(3)、用原理图输入法构造 8 位全加器把 1 位半加器和 1 位全加器的原理图和模块共四个文件拷入 E:/EDA/ ADDER8/adder8，用 1 个 1 位半加器和 7 个 1 位全加器构造 8 位全加器。调入 1 位半加器和 1 位全加器的模块
5、，连线构成如下图所示的 8 位全加器的原理图。并更改相应的输入输出引脚。其中 a7a6a5a4a3a2a1a0 为加数，b7b6b5b4b3b2b1b0 为被加数，输出的和为 num7num0，输出的进位为 count。原理图建好后保存为 E:/EDA/ ADDER8/adder8 路径下的 adder8，并建立相应的工程文件，因为此文件用到 1 位半加器和 1 位全加器，建立工程文件时注意要把 1 位半加器和 1位全加器的原理图加入工程，编译才能通过。编译通过后，进行引脚锁定。选取模式 1 的电路实现此功能。键 2、键 1 输入 8 位加数；键 4、键 3 输入 8 位被加数；数码 6/5 显示加和；D8 显示进位 cout。查出对应的 PIO口和对应芯片的引脚。保存引脚信息后重新编译，把引脚信息加入工程。连好实验箱，打开电源，下载到实验箱上。选择实验箱上的模式 1，从键 2、键 1 输入加数，从数码管 2、1 上可看到相应的输入；从键 4、键 3 输入被加数，从数码管 4、3 上可看到相应的输入；从数码管 6、5 上可看到两数相加后的和，从 D8 显示进位情况。
