1、1硕 士 学 位 论 文论文题目 高性能视频开发验证平台系统的设计_浙江大学硕士学位论文High Performance Video Development and Verification PlatformWritten byQingXiao JiangDirected byProf. Yu LuDepartment of Information Science and Electronic EngineeringZhejiang UniversityHangzhou, 310027P.R.ChinaFebruary 2006Submitted in conformity with the
2、requirements for the degree of masterin Zhejiang University1学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
3、本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名： 日期： 年 月 日导师签名： 日期： 年 月 日浙江大学硕士学位论文摘 要视频编解码技术在日新月异的飞速发展，为了迎合高速发展的多媒体和集成电路技术，现在的 VLSI 开发需要大大缩短其开发周期以提高竞争地位。一般来说，随着某个高级视频解码标准的提出，总会在第一时间有相应的硬件解码器结构。FPGA 原型验证开发系统由于其相对于 ASIC 有着前期设计成本低，回避设计风险，便于功能验证等特点，在视频编解码系统开发中有着极大的应用空间。随
4、着高性能视频编解码器的开发需求越来越高，对基于 FPGA 的高性能视频开发与原型验证系统的需求也越来越大。本文提出了基于 FPGA 的高性能视频开发验证平台的设计，这一设计是在原有的MPEG-4 编解码芯片开发系统的基础上进行开发和设计的，可以满足高性能视频编解码器开发的需求。其设计目标为 H.264 high 4:4:44 AVS Jizhun6.2 等高端的视频编解码器的开发，支持 19201080（4:4:4）的分辨率。平台具有如下的特征使其具有针对高性能视频编解码器的开发能力： 大规模高速可编程逻辑资源用于开发高复杂度的视频编解码器 大容量高速外存储器资源用于存储高分辨率的图像数据 高
5、速数据传输通道用于传输高带宽的码流数据 多种视频输入输出接口以应付不同的开发需要 多种测试手段和工具以测试开发使用 提供接口应用模块以提高开发验证的效率，缩短开发周期 充分考虑兼容性，以应对不同目标要求的视频开发需求由于上述的特性，平台有着相当广泛的应用领域。本文还介绍了基于高性能视频开发验证平台进行的 AVS D1 解码器开发设计和 AVS 运动矢量预测模块 AGU 的开发设计。并介绍了对模块进行了纯软件环境和实现后验证的方法，以确保模块内部逻辑和在平台环境中工作的正确性。本文还给出了 MPEG-4 编解码芯片开发系统、高性能视频开发验证平台和 SMIC 0.18m 单元库三者在统一的约束条
6、件下综合后的比较结果。概括起来，本文的工作贡献包括以下方面：1. 总结了高性能视频编解码器开发的需求, 总结了原有开发系统的优势以及其缺陷和不足，并充分整合到新设计中；2. 给出了基于 FPGA 的高性能视频开发与验证平台整体设计，设计充分体现了高性能的特点，注重开发验证过程的便利性和兼容性；3. 给出了在平台上模块开发进行软件验证和综合后验证的方法；4. 在平台上进行了视频编解码器模块的开发和设计，并给出了新旧平台与标准单元库之间综合的比较结果。关键词：视频编解码器、开发验证平台、高性能浙江大学硕士学位论文ABSTRACTVideo coding technique is developin
7、g fastly in recent years. A short design period of VLSI is required for competition reasons. The FPGA based development and verification systems are very useful for many applications considering of its low-price and fast verification. With the development of new video coding standard, the complexity
8、 and circuit density of the video codecs are much higher than before. There is clear requirement for high-performance FPGA-based video development and verification system.This thesis introduces an FPGA based high performance video development and verification platform. This platform is designed base
9、d on the original MPEG-4 video codec ASIC development system. The high performance video development and verification platform aimed at H.264 high 4:4:4 Profile Level 4 or AVS Jizhun Profile Level 6.2 etc. video codec design and verification. It supports the resolution of 19201080(4:4:4). The key fe
10、atures for this platform are listed as follow, Large-scale and high-speed programmable logic, Large-scale and high-speed on-board memory High-speed data transaction port, Different type video in/out ports, Large-number of test ports and tools, Interface driving modules, and Compatibility to early ve
11、rsion.This thesis also introduces the development process of AVS D1 decoder and the AVS motion vector prediction module (AGU) based on this high performance video development and verification platform. The way of software and after-implementation verification processes of the AGU is also introduced.
12、 Finally, comparisons of synthesis with the same constrain are given among the MPEG-4 codec development system, high performance video development and verification platform and SMIC 0.18m cell library.Keywords：Video codec, Development and verification platform, High performance浙江大学硕士学位论文目 录摘 要 .1ABS
13、TRACT.2目 录 .3图表目录 .5第 1 章 绪 论 .71.1 视频编码标准的发展 .71.2 视频编解码芯片开发 .81.2.1 视频编解码芯片开发方法 .91.2.2 ASIC 设计流程 .91.2.3 FPGA 与 ASIC 设计 .101.2.4 视频编解码器体系结构 .111.3 本研究的意义及论文主要内容 .13第 2 章 MPEG-4 编解码芯片开发系统 .142.1 MPEG-4 编解码芯片开发系统简介 .142.1.1 性能指标 .142.1.2 框架结构 .142.1.3 重要硬件模块设计 .162.2 MPEG-4 专用结构视频解码芯片开发 .182.2.1 MP
14、EG-4 专用结构解码芯片系统结构 .182.2.2 系统子模块设计 .192.2.3 MPEG-4 专用结构视频解码芯片 .202.3 MPEG-4 专用解码芯片验证系统 .212.4 MPEG-4 编解码芯片开发系统的缺陷与不足 .232.5 本章小节 .24第 3 章 高性能视频开发验证平台设计 .253.1 平台简介 .253.1.1 设计目标与应用范围 .253.1.2 框架结构 .253.1.3 平台优势 .273.2 平台硬件系统设计 .283.2.1 母板 .283.2.1.1 母板整体结构 .283.2.1.2 FPGA .303.2.1.3 DDR400 外存储器接口 .3
15、13.2.1.4 SRAM/SDRAM 外存储器接口 .333.2.1.5 电源解决方案 .333.2.1.6 输入输出 与测试端口 .373.2.2 子板 .383.2.2.1 子板整体结构 .38浙江大学硕士学位论文3.2.2.2 USB2.0.413.2.2.3 视频输入 .413.3 平台高速 PCB 设计要点 .423.3.1 PCB 阻抗控制 .423.3.2 DDR400 接口双向拓扑结构与终端 .433.4 平台应用软件和接口应用模块 .443.4.1 开发应用软件 .443.4.2 接口应用模块 .453.4.2.1 USB 接口应用模块 .453.4.2.2 RS232 接
16、口应用模块 .463.4.2.3 视频输出接口应用模块 .473.4.2.4 SDRAM 接口应用模块 .483.4.2.5 SRAM 接口应用模块 .513.4.2.6 DDR-400 接口应用模块 .513.4.2.7 FPGA 接口连接 .553.5 本章小节 .55第 4 章 基于高性能视频开发验证平台的设计与开发 .574.1 基于高性能视频开发验证平台的 AVS D1 解码器开发 .574.1.1 设计背景 .574.1.2 AVS D1 解码器系统结构设计 .584.1.3 基于平台的 AVS D1 解码器开发 .594.2 AVS 运动矢量预测模块 AGU 的设计 .604.2
17、.1 运动矢量预测算法 .604.2.2 运动矢量预测模块结构设计和功能划分 .624.2.2.1 AGU 在运动补偿中的位置 .624.2.2.2 AGU 模块内部结构设计 .634.2.2.3 AGU 模块的接口设计 .644.2.3 运动矢量预测模块的验证 .664.2.3.1 软件验证结构 .664.2.3.2 DDR 接口仿真验证 .674.2.3.3 实现后验证 .684.2.4 AGU 模块平台综合结果 .704.3 综合比较 .704.4 本章小节 .71第 5 章 总结与展望 .73参考文献 .75作者在攻读硕士学位期间发表的论文 .78作者在攻读硕士学位期间参加的科研工作
18、.78致 谢 .79浙江大学硕士学位论文6图表目录表 2-1 MPEG-4 编解码芯片开发系统性能指标 .14表 2-2 XC2V3000-FG676-4 参数 .16表 2-3 XC2V500-FG256 参数 .22表 3-1 高性能视频开发验证平台设计目标 .25表 3-2 Xilinx Virtex-4 LX 系列 FPGA 指标 .30表 3-3 19201080(4:2:2)30fps 图像数据传输率计算 .31表 3-4 平台电源电压指标 .33表 3-5 平台供电电压上升时间 .34表 3-6 平台功耗估计 .34表 3-7 平台母板层叠结构定义及各层厚度 .42表 3-8 平台母板各层特性阻抗与线宽 .42表 3-9 平台应用软件列表 .45表 3-10 视频输出接口应用模块输出参数 .48表 3-11 SDRAM 接口应用模块总线接口 .49表 3-12 SDRAM 接口应用模块命令码表 .49表 3-13 DDR 控 制信号和命令 .52表 3-14 DDR 模式寄存器配置 .53表 3-15 FPGA 接口连线 .55表 4-1 AVS D1 视频解码器性能指标 .58表 4-2 AVS D1 解码器使用平台资源 .60表 4-3 AGU 控制器接口 .64表 4-4 AGU 运算中相邻块与后向参考帧保存信息 .
