1、编号： （电路设计与板的制作）实训（论文）说明书题 目： 象棋快棋赛电子裁判计时器 毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究桂林电子科技大学课程设计（论文）报告用纸 提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日 期： 使用授权说明本人完全了解 大学关于收集、保存
2、、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 桂林电子科技大学课程设计（论文）报告用纸 桂林电子科技大学实训（论文）报告用纸 第 1 页 共 2 页 摘 要随着电子技术的发展，使得棋类计时器的发展日新月益。由于需要计时的领域越来越广，所以对计时器的要求也越来越高。但是由于本次是纯手工制作，所以显得有些简单，但是只有经过亲自动手才能更好地使用并控制机器。
3、本课题主要阐述了象棋竞赛计时器的实现。象棋快棋赛由主体电路与扩展电路组成。显示器、译码器将参赛者甲乙的输入信号再显示器上输出，用控制电路和裁判开启报警电路，以上两部分构成主题电路。通过施密特触发器和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后象棋快棋赛电子裁判计时器成形。关键词：计时器、报警器、象棋、焊接桂林电子科技大学实训（论文）报告用纸 第 2 页 共 2 页 AbstractWith the development of electronic technology, the development of the chess timer
4、on the crescent benefits. Due to the timing of the field more and more widely, so the timer are increasingly high requirements. But because this is pure handmade, so somewhat simple, but only after personally in order to better use and control of the machine. This paper mainly expounds the chess com
5、petition timer implementations. Chess Kuaiqi extend from the main circuit and the circuit. Display decoder, contestants and the input signal to the display output, with the control circuit and the opening the alarm circuit is composed of two parts, the above subject circuit. Through the Schmidt trig
6、ger and decoding circuit to generate pulse signals in the display output to achieve timing functions, constitute the expansion of the circuit. After wiring, welding, testing and other work chess Kuaiqi electronic referee timer forming.桂林电子科技大学实训（论文）报告用纸 第 1 页 共 18 页目 录引言.21 计数器基础知识.21.1 概念.21.2 主要构成
7、：.21.3 工作原理.32.设计目的及要求.32.1 设计目的.32.2 设计要求.33.工作原理及系统方框图.44.单元电路设计.44.1 秒脉冲电路 .44.2 计数器电路.54.3 译码显示电路.64.4 报警电路.75. 焊接要领.75.1 烙铁头与两被焊件的接触方式。.75.2 焊丝的供给方法.85.3 焊接时间及温度设置.86.调试过程.86.1 计数器调试过程.86.2 译码器调试过程.96.3 调试总结.97.设计结论.98 设计心得与总结.9谢 辞.12附录一.13附录二.15附录三.17参考文献.18桂林电子科技大学实训（论文）报告用纸 第 2 页 共 18 页引言我国是
8、棋文化的发祥地之一,上古的尧时代,围棋就在我国诞生了!在随后的几千年长河里,我国人民不断以自己的聪明才智创造出深受人们喜爱的棋类游戏,像中国象棋,五子棋,军棋等等一直是在民间很流行的棋类项目.同时国外的棋类游戏也流传到中国,比如国际象棋,跳棋等,逐渐在国内盛行.可以说棋类游戏一直是中国人民喜闻乐见的一种休闲方式,由于棋类游戏都是比较注重智力策略的,所以从中也可以折射出我国人民的智慧.棋类游戏规则简单,对外部要求不高,人们可以随时随地进行对弈.但是,真正能够精通棋类游戏的人却不是很多,主要是棋类游戏具有变化莫测的特点,人们经常得在棋局上深思熟虑才能找到克敌制胜的办法.因此,各种棋类游戏都具有开发
9、智力的效能.在休闲中使自己得到真正的长进,这或许就是其倍受人们青睐的原因所在! 1 计数器基础知识1.1 概念定时器计数器简称定时器，其作用主要包括产生各种时标间隔、记录外部事件的数量等，是微机中最常用、最基本的部件之一。 定时和计数的本质是相同的，它们都是对一个输入脉冲进行计数，如果输入脉冲的频率一定，则记录一定个数的脉冲，其所需的时间是一定的，例如，输入脉冲的频率为 2MHZ，则：计数 2* 106 - 定时 1 秒。 因此，使用同一个接口芯片，既能进行计数，又能进行计时，统称为计时器/计数器。（Timer/Counter 简称 T/C）。1.2 主要构成： (1)控制寄存器;决定工作模式
10、。 (2)状态寄存器;反应工作状态（可无，如 8253 无此寄存器）。 (3)初值寄存器;计数的初始值。 (4)计数输出寄存器;CPU 从中读出当前计数值。 (5)计数器;执行计数操作，CPU 不能访问。桂林电子科技大学实训（论文）报告用纸 第 3 页 共 18 页1.3 工作原理计数器逻辑原理如图 1 所示。图 1.计数器逻辑原理对 CLK 信号进行“减 1 计数”。首先 CPU 把“控制字”,写入“控制寄存器”，把“计数初始值”写入“初值寄存器”,然后， 定时/计数器按控制字要求计数。计数从“计数初始值 开始，每当 CLK 信号出现一次，计数值减 1，当计数值减为 0 时，从OUT 端输出
11、规定的信号（具体形式与工作模式有关）。当 CLK 信号出现时，计数值是否减 1（即是否计数），受到“门控信号”GATE 的影响，一般，仅当 GATE 有效时，才减1.门控信号 GATE 如何影响计数操作，以及输出端 OUT 在各种情况下输出的信号形式与定时/计数器的工作模式有关。2.设计目的及要求2.1 设计目的根据象棋快棋赛的规则，红黑双方对弈时间累计均为 90 秒，超时判负。2.2 设计要求 甲乙双方的计时器为一个秒时钟，双方均用 2 位数码管显示，预订的初始时间为 90 秒，采用倒计时方式，通过按钮启动，由本方控制对方，比如甲方走完一步棋后必须按一下甲方的按键，该按钮启动乙方倒计时。同理
12、，乙方走完一步棋后必须按一次乙方的按键，该按键启动甲方倒计时。 超时发出报警判负。桂林电子科技大学实训（论文）报告用纸 第 4 页 共 18 页3.工作原理及系统方框图如图 1.为总体方框图。其工作原理为：接通电源后，主持人通过控制开关设置计数器的初值，即倒计时累计初始值。然后比赛开始，如果甲先走，则乙方按下按钮，甲方的计时器开始倒计时，甲方走完一步之后，甲按下按钮，甲方计时器停止倒计时，乙方计时器开始倒计时，依此进行电子倒计时；相反如果乙方先走，则过程基本是相同的。当甲乙双方其中一个计时器倒计时到零后，蜂鸣器开始报警，则蜂鸣器报警的那一方就被判定为输。当需要再次使用时，主持人通过开关重新对计
13、数器置数，然后再开始比赛。甲方乙方计数器 译码器控制器计数器 译码器数码显示器图 2. 电子裁判器框图4.单元电路设计本文主要分四大部分，秒脉冲，计数器部分，译码显示部分，报警部分。4.1 秒脉冲电路秒信号发生电路由集成电路 555 定时器与 RC 组成的多谐振荡器构成。需要的芯片有集成电路 555 定时器，还有电阻和电容。下图为其电路图：数码显示器桂林电子科技大学实训（论文）报告用纸 第 5 页 共 18 页图 3. 脉冲电路图4.2 计数器电路参考电路如图 2.所示。该电路完成三个功能：一是计数功能；二是由主持人开关控制计数器置数，设置倒计时器的初始值；三是为译码电路提供输入。由于题目要求是倒计时，所以我们这里要选择减法计数器或者是可逆计数器，本文选用的是可逆计数器 74LS192；由于是十进制的，所以需要三位数码管分别显示个位、十位、百位，显示的是计数器的输出通过译码电路出来的结果。工作过程：通过主持人开关对控制个位、十位、百位的计数器进行置数，控制个位的计数器置数端都接低电平，控制十位的置数端低三位接低电平，高位接高电平，控制百位的计数器最低位接高电平，高三位接低电平。这样经过译码显示电路之后显示出来的分别就是“0”、 “8”、 “1”。图中QA,QB,QC,QD 接译码部分的 7448 输入端。最后一个计数器的 BON 端接报警电路。 图 4. 计数器
