1、课 程 设 计 说 明 书题目： 十五分钟倒计时 学院（系）：年级专业：学 号：学生姓名：日 期： 指导教师：教师职称：课程设计（论文）任务书院（系）： 基层教学单位： 学 号 学生姓名 专业（班级）设计题目 十五分钟倒计时设计技术参数数码管上显示时间，从 14：59 倒计到 00：00 停止具有启动/暂停功能设计要求分别用 2 个静态数码管显示秒和分钟用拨码开关实现启动/暂停功能工作量学会使用 Max+PlusII 软件和实验箱；独立完成电路设计，编程下载、连接电路和调试；参加答辩并书写任务书。工作计划参考资料数字电子技术基础.阎石主编.高等教育出版社.EDA 课程设计指导书.指导教师签字
2、基层教学单位主任签字目录一 摘要1二 引言1三 总体设计1四 详细设计14.1 模块介绍 7416814.2 作为秒计时的 60 进制减法计数器的电路设计24.3 作为分显示的 15 制减法计数器的电路设计34.4 十五分钟倒计时总体电路设计 4五 波形仿真图5六 管脚锁定及硬件连线并调试6七 总结7参考文献8一 摘要实验报告针对十五分钟数字倒计时器的设计要求，提出了总体设计方案，详细设计过程，主要运用了 74168 的减法计数功能完成设计，然后设计组装电路，最后管脚锁定，并调试成功。二 引言数字倒计时器，就是运用电子技术基础理论的原理，将现有的减法计数器通过恰当的方式级联起来，在脉冲信号的作
3、用下，完成倒计时的功能。设计前，先分析任务，思考各功能作用的要求，然后进行总体设计与详细设计，决定电路结构，最后进行测试。三 总体设计将 1HZ 的脉冲信号给 15 分钟倒计时模块的 clk 输入端进行倒计时，再接一个控制端 P 控制倒计时模块的启动和暂停，当控制端电位为高电平时，倒计时模块开始工作，当控制端电位为低点平时，倒计时模块暂停工作。另接一个控制端 R 实现复位功能，控制端为低电平时，四个数码管一次复位显示为 1,4,5,9。实现 15 分钟倒计时功能，由控制秒循环的 60 进制减法计数器和控制分递减的 15 制减法计数器组成，每个计数器都由两片加减计数器 74168 构成，低位计数
4、器每循环一次给高位信号一个借位信号，高位计数器依此开始工作，两者共同构成 15 分钟倒计时模块。四 详细设计4.1 模块介绍 74168本课程设计的题目要求是设计一个 15 分钟倒计时，最终目的是用数码管显示时间，从 14：59 倒记时到 00：00 停止，并且具有启动/暂停功能。看到题目要求，我们首先想到用现成的具有倒记时功能的减法计数器通过级联的方式来实现这一功能，我们可以选择同步十进制加/减计数器 74168。74168 的真值表如下：通观察 74168 的真值表发现，LDN 端为低电平时该计数器强行置数，LDN 端为高平时，并且 ENTN 与 ENPN 同时为低电平，U/DN 为高电平
5、时器件开始加法计数，在此条件下 U/DN为低电平时开始减法计数。用低位器件的计借位端控制高位的计开始是这一课程设计的主要思路。74168 实现自减功能是从 9 计到 0 时再进行下一轮计数，即从 1001 减至 0000 停止。4.2 作为秒计时的 60 进制减法计数器的电路设计如上电路图所示，当控制端 LDN 为低电平时，计数器置数，左边高电位输出为 5 右边低电位输出为 9，当控制端 LDN 为高电平时，计数器开始做计数工作，低电位从 9 递减到 0，即输出为 0000 时，给高电位一个借位信号，用一个四输入的或门实现这一功能，只有当输入全为零时或门的输出端才为全零，74168 的使能端为
6、低电平有效，此时高位信号进行一次减法计数工作。如此反复，实现 60 进制减法计数器的功能。4.3 作为分显示的 15 制减法计数器的电路设计如下电路图所示，此 15 制减法计数器的工作原理与 60 进制减法计数器的工作原理相同。4.4 十五分钟倒计时总体电路设计将 60 进制减法计数器与 15 制减法计数器进行恰当合理的级联，就构成了 15 分钟倒计时计数器模块，如下图所示。计数工作的原理前面已经讲过，下面主要分析一下它的启动，暂停，复位和停止功能。复位功能：将一个 reset 信号接至各个 74168 芯片的 LDN 输入端，reset 信号可在低电平与高电平之间进行调节，当 reset 信
7、号为低电平时，各数码管依次显示为 1,4,5,9。当 reset 信号为高电平时，各个 74168 芯片才能开始计数功能。倒计时开始前，将 reset 信号调至低电平，此时各数码管依次显示为 1,4,5,9，然后将 reset 信号调节为高电平，开始进行倒计时。倒计时过程中将 reset 信号调节至低电平，则各数码管依次还原为 1,4,5,9，则实现了复位功能。启动和暂停功能：将一个 pause 信号和一个 clk 信号用与门连接到各个 74168 芯片的 CLK 输入端。pause 信号可在低电平与高电平之间进行调节。pause 信号为低电平时，各个 74168 芯片的CLK 输入端为低电平
8、，则芯片不能进行计数；pause 信号为高电平时，各个 74168 芯片的CLK 输入端为脉冲信号，则芯片进行计数。开始时，pause 信号为低电平，将 pause 信号调节到高电平，倒计时器开始计时，则实现了启动功能，计时过程中将 pause 信号调节到低电平，倒计时器暂停计时，则实现了暂停功能停止功能：由 74168 的工作特性我们知道，当 ENT 或 ENP 其中的一个为高电平时，计数器就会开始它的保持功能。要想让它在结束了 15 分钟的计数后让它停止计数工作，那么我们就得想办法去控制它的 ENT 或 ENP 端在结束了 15 分钟计数后就保持在高电平。用它们四片输出都为 0 的状态信号
9、作为输入控制信号，由一片或非门将输入信号转变为高电平，再将高电平接到四片 74168 的 ENP 端，这样，当计数器进行完 15 分钟倒计时工作后就自然而然地保持在了 0000 的状态而不再计数。则实现了停止功能。15 分钟倒计时总体电路设计图如下所示：五 波形仿真图(i)开始时：（ii）中间时：（iii）末尾时：通过仿真图我们看到，15 分钟倒计时计数器运行良好，可以实现 15 分钟倒计时，并且在结束计时之后即可停止计数的功能。六 管脚锁定及硬件连线并调试在经过前面几个阶段的设计后，倒计时器的各个模块已经设计完毕，根据设计的方案框图，将各个电路组合起来，并且为各个输入和输出选择合适的管脚，然
10、后将 1Hz 的时钟信号加到 15 分钟倒计时模块，连接好实验箱上相对应的电路连线，即将 1HZ 的时钟信号与实验箱的 75 孔用细导线连接，最后下载程序对电路进行总体测试。经测试，电路可以正常计时，并显示，调整无误。数码管一开始显示时间 1459，将控制端 39 电位为拨到低点平时，倒计时模块暂停工作。将控制端 40 拨到低电平时，四个数码管依次复位显示为 1459。计数到显示时间为 0000 时，计时自动停止。七 总结经过长达一周的设计与思考，最终在实验箱上完成了十五分钟倒计时的模块，其间遇到了许多问题，但最后都一一得到解决。设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。方案确定后，才开始设计。设计时，多使用已学的方法，如列真值表。尽可能是电路连线有序，模块之间关系清楚。同时还要多多和老师同学讨论，这样思路就会更宽阔。参考文献：1.数字电子技术基础.阎石主编.高等教育出版社.2006 年2.EDA 课程设计指导书.
