1、数字电路课程设计,设计题目：数字钟电路的设计,数字钟电路设计,一、数字钟的功能要求,基本功能,扩展功能,振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲,秒计数器计满60后向分计数器进位,分计数器计满60后向小时计数器进位,小时计数器按照“12翻1”规律计数,计时出现误差时可以用校时电路进行校时、校分、校秒,扩展电路必须在主体电路正常运行的情况下才能进行功能扩展,二、系统组成框图,三、主体电路的设计,设计原则,1、振荡器的设计,三、主体电路的设计,晶体振荡器电路,振荡器的设计方案一,555多 谐 振 荡 器,三、主体电路的设计,振荡器的设计方案二,三、主体电路的设
2、计,2、分频器的设计,74LS90管脚和功能图,74LS90结构,三、主体电路的设计,三片74LS90构成的1000分频器,三、主体电路的设计,三、主体电路的设计,3、时分秒计数器的设计,74LS92是二六十二进制计数器，即CP0和Q0组成二进制计数器，CP1和Q3Q2Q1在74LS92中为六进制计数器。,三、主体电路的设计,74LS92结构,74LS92结构图,六十进制计数器,三、主体电路的设计,三、主体电路的设计,4、译码显示电路的设计,74LS47、74LS48为BCD7段译码/驱动器，其中，74LS47可用来驱动共阳极的发光二极管显示器，而74LS48则用来驱动共阴极的发光二极管显示器
3、。74LS47为集电极开路输出，用时要外接电阻；而74LS48的内部有升压电阻，因此无需外接电阻(可以直接与显示器 连接)。74LS48的功能表如下表所示，其中，A3A2AlA0为8421BCD码输入端，ag为 7段译码输出端。,三、主体电路的设计,74LS48功能表,三、主体电路的设计,5、校时电路的设计,当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。,校时电路的要求,S1为校“分”用的控制开关,S2为校“时”用的控制开关,校时脉冲采用分频器输出的1Hz脉冲,如果校时
4、脉冲由单次脉冲产生器提供，则可以进行“慢校时”,需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。,三、主体电路的设计,校“时”、校“分”电路,三、主体电路的设计,6. 主体电路的装调,由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路,级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时,如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几
5、十微法的大电容与0.01F的小电容相并联,经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示,如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器,四、设计任务及要求,1. 功能要求,2.给定的主要元器件,四、设计任务及要求,3. 设计步骤与要求,四、设计任务及要求,3. 设计报告参考格式,目 录 一设计任务（设计课题、功能要求） 二设计框图及整机概述 三各单元电路的设计方案及原理说明 四调试过程及结果分析 五设计、安装及调试中的体会 六对本次课程设计的意见及建议 七参考文献 八附录（包括：整机逻辑电路图和元器件清单） （目录供参考）,五、课程设计时间安排,
