1、第三章一填空题1.在多级存储体系中，cache 的主要功能是 ，虚拟存储器的主要功能是 。2.SRAM 靠 存储信息， DRAM 靠 存储信息。 存储器需要定时刷新。3.动态半导体存储器的刷新一般有 、 和 。4.一个 512KB 的存储器，其地址线和数据线的总和是 。5.若 RAM 芯片里有 1024 个单元，用单译码方式，地址译码器有 条输出线；用双译码方式，地址译码器有 条输出线。6.高速缓冲存储器中保存的信息是主存信息的 。7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是 。8. 、 和 组成三级存储系统，分级的目的是 。9.动态半导体
2、存储器的刷新一般有 和 两种方式，之所以刷新是因为 。10.用 1K1 位的存储芯片组成容量为 64K8 位的存储器，共需 片，若将这些芯片分装在几块板上，设每块板的容量为 4K 8 位，则该存储器所需的地址码总位数是 ，其中 位用于选板， 位用于选片，位用于存储芯片的片内地址。11.最基本的数字磁记录方式 、 、 、 、 、和 六种。12.缓存是设在 和 之间的一种存储器，其速度 匹配，其容量与 有关。13.Cache 是一种 存储器，用来解决 CPU 与主存之间 不匹配的问题。现代的 Cache 可分为 和 两级，并将 和 分开设置。14.计算机系统中常用到的存储器有：（1）SRAM， （
3、2）DRAM ， （3）Flash， （4）EPROM ， （5）硬盘存储器， (6)软盘存储器。其中非易失的存储器有 ：具有在线能力的有 ；可以单字节修改的有 ：可以快速读出的存储器包括 。15.反映存储器性能的三个指标是 、 、和 ，为了解决这三方面的矛盾，计算机采用 体系结构。16.存储器的带宽是指 ，如果存储周期为 TM，存储字长为 n 位则存储器带宽位 ，常用的单位是 或 。为了加大存储器的带宽可采用 、和 。17.一个四路组相联的 Cache 共有 64 块，主存共有 8192 块，每块 32 个字。则主存地址中的主存字块标记为 位，组地址为 位，字块内地址为 位。18.在虚拟存储
4、器系统中，CPU 根据指令生成的地址是 ，经过转化后的地址是 。二选择题1.在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分 。A二者都是顺序存取 B二者都是直接存取C磁盘是直接存取，磁带是顺序存取 D磁带是直接存取，磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为 。A存取时间 B存取周期CCPU 周期 D机器周期3.若存储周期 250ns，每次读出 16 位，则该存储器的数据传送率为 。A410 6 B/s B4MB/sC8 106 B/s D8MB/s4.用户程序所放的主存空间属于 。A随机存取存储器 B只读存储器C顺序存取存储器 D直接存
5、取存储器5.以下哪种类型的存储器速度最快 。ADRAM BROMCEPROM DSRAM6.下述说法中正确的是 。A半导体 RAM 信息可读可写，且断电后仍能保持记忆 B动态 RAM 是易失性 RAM，而静态 RAM 中的存储信息是不易失C半导体 RAM 是易失性 RAM，但只要电源不断电所存信息是不丢失的 D半导体 RAM 是非易失性的 RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H 的存储字节顺序按地址由小到大依次为 。A12345678 B78563412C87654321 D341278568.在对破坏性读出的存储器进行读写操作时，为持续原
6、存信息不变，必须辅以的操作是 。A 刷新 B再生C写保护 D主存校验9SRAM 芯片，其容量为 10248，除电源和接地端外，该芯片最少引出线数为 。A16 B17 C20 D2110.存储器容量为 32K16，则 。A地址线为 16 根，数据线为 32 根 B地址线为 32 根，数据线为 16根C地址线为 15 根，数据线为 16 根 D地址线为 16 根，数据线为 15根11.某计算机字长为 32 位，存储器容量为 4MB，按字编址，其寻址范围是 0 到 。A2 20-1 B2 21-1 C2 23-1 D2 24-112.设机器字长为 32 位，一个容量为 16MB 的存储器，CPU 按
7、半字寻址，其可寻址的单元数是 。A2 24 B2 23 C2 22 D2 2113.下列说法正确的是 。AEPROM 是可改写的，因而也是随机存储器的一种 BEPROM 是可改写的，但它不能用作为随机存储器用CEPROM 只能改写一次，故不能作为随机存储器用 DEPROM 是只能改写一次的只读存储器14.存储器采用部分译码法片选时 。A不需要地址译码器 B不能充分利用存储器空间C会产生地址重叠 DCPU 的地址线全参与译码15.双端口存储器发生读写冲突的情况是 。A左端口与右端口地址码不同 B左端口与右端口地址码相同 C左端口与右端口数据码相同 D左端口与右端口数据码不同 16.如果一个存储单
8、元被访问，则可能这个存储单元会很快的再次被访问，这称为 。A时间局部性 B空间局部性C程序局部性 D数据局部性17.在主存和 CPU 之间增加高速缓冲存储器的目的是 。A解决 CPU 和主存之间的速度匹配问题 B扩大主存容量C扩大 CPU 通用寄存器的数目 D既扩大主存容量又扩大 CPU 中通用寄存器的数量18.在程序的执行过程中，cache 与主存的地址映射是由 。A操作系统来管理的 B程序员调度的C由硬件自动完成的 D由软硬件共同完成的19.容量为 64 块的 cache 采用组相连映射方式，字块大小为 128 个字，每 4 块为一组。若主存 4096 块，且以字编址，那么主存地址和主存标
9、记的位数分别为 。A16，6 B17，6 C18，8 D19，820.采用虚拟存储器的目的是 。A提高主存的速度 B扩大辅存的存取空间C扩大主存的寻址空间 D扩大存储器的寻址空间21.下列关于虚拟存储器的论述中，正确的是 。A对应用程序员透明，对系统程序员不透明 B对应用程序员不透明，对系统程序员透明C对应用程序员、系统程序员都不透明 D对应用程序员、系统程序员都透明22.在虚拟存储器中，辅存的编址方式是 。A按信息块编址 B按字编址C按字节编址 D按位编址23.虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是 。A快表与慢表 都存储在主存中，但快表比慢表容量小 B快表采用了优
10、化的搜索算法，因此查找速度快C快表比慢表的命中率高，因此快表可以得到更多的搜索结果 D快表采用快速存储器件组成，按查找内容访问，因此比慢表查找速度快24.存取周期是指 。A存储器的写入时间 B存储器进行连续写操作允许的最短间隔时间C存储器进行连续读或写操作所允许的最短间隔时间25.某计算机字长是 16 位，它的存储容量是 1MB，按字编址它的寻址范围是 。A512K B1M C512KB26.某一 RAM 芯片，其容量为 5128 位，除电源和接地端外该芯片引出线的最少数目是 。A21 B17 C1927.在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分， 。A两
11、者都是串行存取 B磁盘是部分串行存取，磁带是串行存取 C磁带是部分串行存取，磁盘是串行存取28. 磁盘存储器的等待时间通常是指 。A磁盘旋转一周所需的时间B磁盘旋转半周所需的时间C磁盘三分之二周所需的时间29.相联存储器与传统的存储器的主要区别是前者又叫按 寻址的存储器A地址 B内容 C堆栈30.一个四体并行低位交叉存储器，每个模块的容量是 64K32 位，存取周期为200ns，在下述说法中 是正确的。A在 200ns 内，存储器能向 CPU 提供 256 位二进制信息B在 200ns 内，存储器能向 CPU 提供 128 位二进制信息C在 50ns 内，每个模块能向 CPU 提供 32 位二
12、进制信息31.在程序的执行过程中，Cache 与主存的地址映射是由 。A操作系统来管理的 B程序员调度的 C由硬件自动完成的32.常用虚拟存储器寻址系统由 两级存储器组成。A主存辅存 BCache主存 CCache辅存33.设机器字长为 64 位，存储容量为 128MB，若按字编址，它的寻址范围是 。A16MB B16M C32M34.在下列因素中，与 Cache 的命中率无关的是 。ACache 块的大小 BCache 的容量 C主存的存取时间35.若磁盘的转速提高一倍，则 。A平均等待时间和数据传送时间减半B平均定位时间不变C平均寻道时间减半36.Cache 的地址映像中，若主存中的任一块
13、均可映射到 Cache 内的任一块的位置上，称作 。A直接映像 B全相联映像 C组相联映像37.Cache 的地址映像中 比较多的采用“按内容寻址”的相联存储器来实现。A直接映像 B全相联映像 C组相联映像38.下列器件中存取速度最快的是 。ACache B主存 C寄存器三问答题1.DRAM 存储器为什么要刷新？采用何种方式刷新？2.存储器系统的层次结构可以解决什么问题？实现存储器层次结构的先决条件是什么？用什么来度量？3.试比较主存、辅存、缓存、控存、虚存。4.存储器的主要功能是什么？如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次。5.什么是刷新？刷新有几种方式？
14、简要说明之。6.提高访存速度可采取哪些措施？简要说明之。7.试比较 Cache 管理中各种地址映像的方法。8.在 Cache 管理中，当新的主存块需要调入 Cache 时，有几种替换算法？各有何特点？哪种平均命中率高？四设计题1.某存储器容量为 4KB，其中 ROM 2KB,选用 EPROM 2K8;RAM 2KB,选用 RAM 1K8;地址线 A15A0。写出全部片选信息的逻辑式。2.要求用 128K16 的 SRAM 芯片组成 512K16 的随机存储器，用 64K16 的EPROM 的芯片组成 128K16 的只读存储器。试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）两种芯
15、片各需多少片？（4）若 EPROM 的地址从 00000H 开始，RAM 的地址从 60000H 开始，写出各芯片的地址分配情况。3.已知地址总线 A15A0，其中 A0 是最低位。用 ROM 芯片（4K4）和 RAM 芯片（2K8）组成一个半导体存储器，按字节编址。该存储器 ROM 区的容量为16KB，RAM 的容量为 10KB。（1）组成该存储器需用多少块 ROM 芯片和 RAM 芯片？（2）该存储器一共需要多少根地址总线？ROM 芯片、RAM 芯片各需连入哪几根地址线？（3）需设置多少个片选信号，分别写出各片选信号的逻辑式。4.CPU 执行一段程序时，cache 完成存取的次数为 190
16、0 次，主存完成存取的次数为 100 次，已知 cache 存取周期为 50ns，主存存取周期为 250ns。求：cache主存系统的命中率、平均访问时间和效率。5.在虚拟地址和物理地址均为 32 位、页大小为 4KB 的某种体系结构中，假定存在如表 31 所示的地址映像关系，问：对应于下列虚拟地址的物理地址分别是什么？（1）22433007H；（2）13385ABCH；（3）ABC89011H。表 3-1 地址映像虚页号 实页号ABC89H 97887H13385H 99910H22433H 00001H54483H 1A8C2H6.某机 CPU 可寻址的最大存储空间为 64KB，存储器按字
17、节编址，CPU 的数据总线宽度为 8 位，可提供一个控制器信号为 。目前系统中使用的存储器容RD量为 8KB，其中：4KB 为 ROM，拟采用容量为 2K8 的 ROM 芯片，其地址范围为 0000H0FFFH。4KB 为 RAM，拟采用 4K2 的 RAM 芯片，其地址范围为4000H4FFFH。（1）需 RAM 和 ROM 芯片各多少片？（2）画出 CPU 与存储器之间的连接图（译码器自定） 。7.某机 CPU 可输出数据线 8 条（D 7D0） ，地址线 20 条（A 19A0） ，控制线 1 条（ ） 。目前使用的存储空间为 48KB，其中：16KB 为 ROM，拟用 8K8 位WE的
18、 ROM 芯片；32KB 为 RAM，拟用 16K4 的 RAM 芯片。（1） 需要两种芯片各多少片？（2） 画出 CPU 与存储器之间的连线图（译码器自定） 。（3） 写出 ROM 和 RAM 的地址范围。8.设 CPU 有 16 根地址线，8 根数据线，并用 做访存控制信号，用 R/ MREQ作为读写命令信号。自选各类存储芯片，画出 CPU 与存储芯片的连接图。要W求：（1）上面的 8KB 是系统程序区，与其相邻的 8KB 是系统程序工作区，最小16KB 为用户程序区。（2）写出每片存储芯片的类型及地址范围（用十六进制表示） 。（3）用一个 38 译码器或其他门电路（门电路自定） 。详细画
19、出存储芯片的选片逻辑。9.某半导体存储器容量 9K8，其中 ROM 区 4K8，可选 EPROM 芯片 2K8/片。RAM 区 5K8，可选 SRAM 芯片 2K4/片，1K4/片，地址总线 A15A0（低） ，数据总线 D7D0（低） 。R/W 控制读写。若有控制信号 。要求：MREQ（1）设计并画出该存储器逻辑图。（2）注明地址分配与片选逻辑式及片选信号极性。10.假设主存容量为 512K16 位 cache 容量为 409616 位，块长为 4 个 16 位的字，访存地址为字地址。（1）在直接映射方式下，设计主存的地址格式。（2）在全相联映射方式下，设计主存的地址格式。（3）在二路组相连
20、映射方式下，设计主存的地址格式。（4）若主存容量为 512K32 位，块长不变，在四路组相连映射方式下，设计主存的地址格式。11.设 CPU 共有 16 根地址线，8 根数据线，并用 作为访存控制信号(倜MERO电吓有效)，用 作为读 /写控制信号(商电平为读，低电平为写)。现有下列存WR储芯片：lK4 位 RAM， 4X8 位 RAM，2K8 位 ROM 以及 74138 译码器和各种门电胳，如图 31 所示。画出 CPU 与存储芯片的连接图，要求：（1）主存地址空间分配：8000H -87FFH,为系统程序区：8800H - 8BFFH 为用户程序区。（2）合理选用上述存储芯片，说明备选几
21、片。（3）详细画出存储芯片的片选逻辑。图 31 第 11 题芯片图12.在 32 题给出的条件下，画出 CPU 与存储器芯片的链接图，要求：（1）主存地址空间分配：最小 2K 地址空间为系统程序区；相邻 2K 地址空间为用户程序区。（2）合理选用上述存储芯片，说明各远几片。（3）详细画出存储芯片的片选逻铒。13.设 CPU 共有 16 根地址线，8 根数据线，并用 作为访存控控制信号MERO(低电乎有效)，用 作为读写控制信号(高电平为读，低电平为写 )。现有芯WR片及各种门电路(门电路自定)，如图 4 15 所示。画出 CPU 与存储器的连接图，要求：（1）存储芯片地址空间分配为 O 一 2
22、047 为系统程序区； 2048819l 为用户程序区。图 32 第 13 题芯片图（2）指出选用的存储芯片类型及数量。（3）详细画出片选逻辑。14.在 36 题给出的条件下，画出 CPU 与存储芯片的连接图，要求：（1）存储芯片地址空问分配为：08l91 为系统程序区； 819232767 为用户程序区；（2）指出选用的存储芯片类型及数量。（3）详细画出片选逻辑。15.设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ 作为访存控控制信号(低电乎有效)，用 作为读写控制信号(高电平为读，低电平为写 )。现有芯WR片及各种门电路(门电路自定)，如图 4.16 所示。画出 CPU 与
23、存储器的连接图，要求：图 33 第 15 题芯片图（1）存储器芯片地址空间分配为：最小 4K 地址空间为系统程序区；相邻 4K地址空间为系统程序工作区；与系统程序工作区相邻的是 24K 用户程序区。（2）指出选用的存储器芯片类型及数量（3）详细画出片选逻辑。16.没某微机的寻址范围为 64K，接有 8 片 8K 的存储芯片，存储芯片的片选信号为 CS，要求：（1）画出选片译码逻辑电路(可选用 741 38 译码器)。（2）写出每片 RAM 的二进制地址范围。（3）如果运行时发现不论往哪片 RAM 存放 8K 数据，以 4000H 为起始地址的存储芯片都有与之相同的数据，分析故障原因。（4）若出
24、现译码中的地址线 A13 与 CPU 断线，并搭接到地电平上的故障，后果如何？17.设某计算机采用直接映像 Cache，已知主存容量为 4MB，Cache 容量4096B，字块长度为 8 个字（32 位/字）（1）画出反映主存与 Cache 映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。（2）设 Cache 初态为空，若 CPU 依次从主存第 0，1，99 号单元读出 100 个字(主存一次读出一个字)，并重复接此次序读 10 次，问缸中率为多少？ （3）如果 Cache 的存取时问是 50ns，主存的存取时间是 500 ns根据(2) 求出的命中率，求平均存取时间。（4）计算
25、 cachr 主存系统的救率。18.在磁表面存储器中，设写入代码是 11010011，试画出不归零制（NRZ） ，调相制（PM）和调频制（FM）的写电流波形，并指出哪些有自同步能力。19.一个磁盘存储器共有 6 个盘片，每面有 204 条磁道，每条磁道有 12 个扇区，每个扇区有 512B，磁盘机以 7200rpm 速度旋转，平均定位（寻道）时间为8ms。（1）计算磁盘存储器的存储容量。（2）计算该磁盘存储器的平均寻址时间。20.一个 Cache-主存系统，采用 50 MHs 的时钟， 0 存储器以每一个时钟周期(简称周期)传输一个字的速率，连续传输 8 个字以支持块长为 8 个字的 Cache，每字 4 个字节。假设读操作所花的时同是：1 个周期接收地址，3 个周期延迟，8 个周期传输 8 个字；写操作所花的时间是：1 个周期接受地址，2 个周期延迟，8 个周期传输 8 个字，3 个周期恢复和写入纠错码。求出对下述几种情况的存储器最大带宽。（1）全部访问为读操作。（2）全部访问为写操作。（3）65的访问为读操作，35的访问为写操作；
