1、I/O 章节1、 选择题1、 计算机的外部设备是（）A、输入/输出设备 B、外存储器C、 输入/输出设备 D、以上均不正确2、 各种外部设备均通过（）电路，才能连接到系统总线上。A、外设 B、内存 C、中断 D、接口3、 在统一编址的方式下，存储单元和 I/O 设备是靠（）来区分的。A、不同的地址码 B、不同的地址线 C、不同的指令 D、不同的数据线4、在独立编址的方式下，存储单元和 I/O 设备是靠（）来区分的。A、不同的地址码 B、不同的地址线 C、不同的指令 D、不同的数据线5、下来条件中， （）不是发生中断请求的条件。A、一条指令执行结束 B、一个 I/O 操作结束 C、机器内部发生故
2、障 D、一次 DMA 操作结束6、 隐指令是指（）A、操作数隐含在操作码中的指令 B、一个机器周期中完成全部操作的指令C、隐含地址码的指令 D、完成一些操作，但指令系统没有的指令7、 在中断周期，CPU 主要完成以下工作（）A、关中断，保护断点，发出中断响应信号并形成中断服务程序人口地址B、开中断，保护断点，发出中断响应信号并形成中断服务程序人口地址C、关中断，执行中断服务程序D、开中断，执行中断服务程序8、 中断响应是在（）A、一条机器指令执行开始 B、一条机器指令执行中间C、 一条机器指令执行之末 D、一条机器指令执行的任何时刻9、 在具有中断向量表的计算机中，中断向量地址是（）A、子程序
3、入口地址 B、中断服务程序人口地址C、 中断服务程序人口地址的地址 D、例行程序入口地址10、在单机中断系统中，中断服务程序的执行顺序是（）保护现场 开中断 关中断 保护断点 中断事件处理 恢复现场 中断返回A、 B、C、 D、11、若有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的处理次序，可以利用（）A、中断嵌套 B、中断向量 C、中断响应 D、中断屏蔽12、中断服务程序的最后一条指令是（）A、转移指令 B、出栈指令 C、中断返回指令 D、开中断指令13、禁止中断的功能可以由（）来完成。A、中断触发器 B、中断允许触发器 C、中断屏蔽触发器 D、中断禁止
4、触发器14、中断屏蔽字的作用是（）A、暂停外设对主存的访问 B、暂停对某些中断源的处理C、暂停对一切中断的处理 D、暂停 CPU 对主存的访问15、某机有 4 级中断，优先级从高到低为 1234。若将优先级顺序修改，修改后 1 级中断的屏蔽字为 1011,2 级中断的屏蔽字为 1111,3 级中断的屏蔽字为 0011，4 级中断的屏蔽字为 0001，则修改后的优先顺序从高到低为（）A、3214 B、1342 C、2134 D、231416、DMA 方式中，周期窃取是窃取总线一个或者多个（）A、存取周期 B、指令周期 C、CPU 周期 D、总线周期17、DMA 方式的接口电路中有程序中断部件，其
5、作用是（）A、实现数据传送 B、向 CPU 申请总线使用权C、向 CPU 提出传输结束 D、发中断请求18、在 DMA 传送方式中，发出 DMA 请求的是（）A、外部设备 B、DMA 控制器 C、CPU D、主存19、关于 DMA 方式说法正确的是（）A、DMA 方式采用软件实现数据传送 B、DMA 方式能完全取代中断方式C、DAM 方式在传送方式中需要 CPU 程序的干预D、DMA 方式一般用于高速、批量数据的简单传送20、主机和外设传输数据时，采用（）A、程序中断 B、DMA 方式 C、程序查询方式 D、通道方式21、下列关于中断 I/O 方式和 DMA 方式比较叙述中，错误的是（）A、中
6、断 I/O 请求的是 CPU 处理时间，DMA 方式请求的是总线使用权B、中断响应发生在一条指令执行结束后，DMA 响应发生在一个总线事务完成后C、中断方式下数据传送通过软件完成，DMA 方式下数据传送由硬件完成D、中断方式使用所有的外部设备，DMA 仅使用高速外设22、某计算机处理器主频为 50MHZ，采用定时查询方式控制设备 A 的 I/O，查询程序运行一次所用的时钟周期至少是 500ns。在设备 A 工作期间，为保证数据不丢失，每秒需对其查询至少 200 次，则 CPU 用于设备 A 的 I/O 时间占整个 CPU 时间的百分比至少是（）A、0.02% B、0.05% C、0.20% D
7、、0.50%2、 计算题1、某磁盘存储器转速为 3000r/min，共有 4 个记录面，5 道/mm ，每道记录信息为12288B，最小磁道直径为 230mm，共有 275 道。试问1）磁盘存储器的容量是多少？2）最高位密度和最低位密度为？3）磁盘数据传输率是多少？4）平均等待时间是多少？解：（1）每道记录信息容量 = 12288 字节每个记录面信息容量 = 27512288 字节共有 4 个记录面，所以磁盘存储器总容量为427512288 字节 = 13516800 字节（2）最高位密度 D1 按最小磁道半径 R1 计算（R1 = 115mm）:D1 = 12288 字节/2R1= 17 字
8、节/mm最低位密度 D2 按最大磁道半径 R2 计算R2 = R1 + (275/5) = 115 + 55 = 170mmD2 = 12288 字节/2R2 = 11.5 字节/mm（3）磁盘数据传输率r = 3000/60 = 50 周/ 秒N = 12288 字节（每道信息容量）C = rN = 5012288 = 614400 字节/秒（4）平均等待时间 = 1/2r = 1/250 = 1/100 秒 = 10 毫秒控制器章节1、 选择题1、冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们前提是（）A、指令操作码的译码结果 B、指令和数据的寻址方式C、 指令周
9、期的不同阶段 D、指令和数据所在的存储单元2、 RISC 访内指令中，操作数的物理位置一般安排在（ ）。A 栈顶和次栈顶 B 两个主存单元C 一个主存单元和一个通用寄存器 D 两个通用寄存器3、当前的 CPU 由（ ）组成。A 控制器 B 控制器、运算器、cacheC 运算器、主存 D 控制器、ALU、主存4、CPU 中跟踪指令后继地址的寄存器是（ ）。A 地址寄存器 B 指令计数器C 程序计数器 D 指令寄存器5、流水 CPU 是由一系列叫做“段”的处理部件组成。和具备 m 个并行部件的 CPU 相比，一个 m 段流水 CPU 的吞吐能力是（ ）。A 具备同等水平 B 不具备同等水平C 小于
10、前者 D 大于前者6、控制器的功能是（ ）A、产生时序信号 B、从主存中取出指令并完成指令操作码译码C、从主存取出指令、分析指令并产生相关的操作控制信号 D7、指令周期是（ ）A、CPU 执行一条指令的时间 B、CPU 从主存取出一条指令的设计C、CPU 从主存取出一条指令加上执行这条指令的时间 D8、下列不会引起指令流水阻塞的是（B）A、数据相关 B 数据旁路 C 条件转移 D 资源冲突9、响应外部中断的过程中，中断隐指令完成的操作除了保护断点外还有（B） 关中断 保护通用寄存器的内容 形成中断服务程序的入口地址并送往 PCA、仅 B、仅 C、仅 D、10、下列部件中，不属于控制部件的是（
11、）A、指令寄存器 B、控制存储器 C、程序计数器 D、状态条件寄存器11、下列不属于执行部件的是（ ）A、控制器 B、存储器 C、运算器 D、外部设备12、指令寄存器中的内容是（）A、下一条将执行指令 B、已执行完的指令 C、正在执行的指令 D、要转移的指令13、关于通用寄存器，下列说法正确的是（）A、可存放指令的寄存器 B、可存放程序状态字的寄存器C、本身具有计数逻辑与移位逻辑的寄存器 D、存放运算数和结果的寄存器14、指令译码器进行译码的是（）A、整条指令 B、指令的操作码字段 C、指令的地址 D、指令的操作数字段15、同步控制是（B）A、只适用 CPU 控制的方式 B、由统一时序信号控制
12、的方式C、所有指令执行时间都相同的方式 D、不强调统一时序信号的方式16、采用同步控制的目的是（B）A、提高执行速度 B、简化控制时序C、满足不同操作对时间安排的需要 D、满足不同设备对时间安排的需要17、微程序控制器中，机器指令和微指令的关系是（）A、一条机器指令由一条微指令来执行B、一条机器指令由一段微指令编成的微程序来解释执行C、一段机器指令组成的程序可由一个微程序来执行D、每一条微指令由一条机器指令来解释执行18、微程序控制器比硬布线控制器慢，主要因为（）A、增加了从磁盘控制器读取微指令的时间B、增加了从主存储器读取微指令的时间C、增加了从指令寄存器读取微指令的时间D、增加了从控制存储
13、器读取微指令的时间19、相对于微程序控制器，硬布线控制器的特点是（）A、指令执行速度慢，指令的修改和扩展容易 B、指令执行速度慢，指令的修改和扩展难 C、指令执行速度快，指令的修改和扩展容易D、指令执行速度快，指令的修改和扩展难19、微指令大致可以分为水平型微指令和垂直型微指令。下列不符合水平微指令的是（）A、执行速度快 B、并行度较低 C、更多的体现了控制器的硬件细节 D、微指令长度较长20、微指令操作控制字段每一位代表一个控制信号，这种微程序的控制方式是（）A、字段直接编码 B、字段间接编码 C、混合编码 D、直接控制21、设指令由取指、分析、执行 3 个子部件完成，某个部件工作时间是 t
14、，若采用单流水处理器，连续执行 12 条指令，共需要（）A、12t B、14t C、16t D、18t22、指令从流水线开始建立执行，设指令流水线分为取指、分析、执行 3 个部分，且三部分的时间分别为 2ns、2ns、1ns，则 100 条指令执行完毕需要（）A、500ns B、104ns C、193ns D、203ns23、某机器 4 级中断，优先级由高到低为 1234。若将优先顺序修改，修改后的 1 级中断屏蔽字为 1011,2 级中断屏蔽字为 1111，三级中断屏蔽字为 0011，四级中断屏蔽字为0001，则修改后的优先级顺序由高到低为（）参看作业 8.26A、1234 B、3214 C
15、、1342 D、213424、某计算机有 5 级中断 L4L0，中断屏蔽字为 M4M3M2M1M0，其中 Mi=1(0i4)表示为对 Li 级中断进行屏蔽。若中断优先级从高到低的顺序为 L0L1L2L3L4，且要求中断优先级从高到低顺序是 L4L0L2L1L3，则 L1 的中断程序中设置的中断屏蔽字（）A、11110 B、01101 C、00011 D、010102、简答题1、请简述指令周期、机器周期、时钟周期的关系？一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。2、请写出取指周期、中断周期、间址周期的微操
16、作？取指周期： PCMAR；现行指令地址-MRA1-R；命令存储器读 M(MAR)-MDR；现行指令从存储器中读至 MDR MDR-IR；现行指令-IR OP(IR)-CU；指令的操作码-CU 译码 (PC)+1-PC；形成下一条指令的地址 中断周期： T0： 0-MAR； 硬件关中断 T1: PCMDR 1-W T2: MDR-M(MAR) 向量地址-PC间址周期: T0： Ad(IR)-MAR 1-R T1: M(MAR)MDR T2: MDR-Ad(IR)3、请描述单重和多重中断的服务流程。单中断指令设置在最后“中断返回”之前，意味着在整个中断服务处理过程中，不能再响应其他中断源的请求。
17、 多重中断：开中断指令设置在“保护现场”之后，意味着保护现场之后，若有更高级别的中断请求，CPU 也可以响应，即再次中断现行的服务程序，转至新的中断服务程序。 两者的不同在于“开中断”的设置时间不同4、请画出指令周期的流程图。一个完整的指令周期应包括取指、间址、执行和中断四个子周期，由于间址周期和中断周期不一定包含在每个指令周期内，故图用菱形框判断一个完整的指令周期应包括取指、间址、执行和中断四个子周期，由于间址周期和中断周期不一定包含在每个指令周期内，故图用菱形框判断5、请写出下图取指周期和执行周期的微操作和控制信号。作业 10.223、计算题1、某机采用微程序控制方式，微指令字长 24 位
18、，采用水平型字段直接编码控制方式和断定方式（下一条微指令的地址由下址字段提供）。共有微命令 30 个，构成 4 个互斥类，各包含 5 个、8 个、14 个和 3 个微命令，外部条件共 3 个。请 1）控制存储器的容量应该为？2）设计出微指令的具体格式？ （参看例题 10.5 和 10.6）解：（1）控制存储器的容量为： 2(24-3-4-4-2-3) x 24 位=28 x 24 位=256 x 24 位 （2）微指令的格式如下：2、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、写回（WR）4 个过程。共有10 条指令连续输入此流水线。1）画出指令的周期流程。2）画出非流水时空图。
19、3）画出流水线时空图。4）假设时钟周期为 100ns，求流水线的实际吞吐率。5）求该流水处理器的加速比。（参看例题 8.1）3、在一个 8 级中断系统中，硬件中断响应从高到低的顺序为 12345678，设置中断屏蔽寄存器后，中断的处理顺序变为 15832467。1）应该如何设置屏蔽码？（参看作业 8.25 或者 8.26）2）如果 CPU 在执行一个应用程序中有 5、6、7 三级中断同时到达，中断请求 8 在中断 6没有处理完以前到达，在处理 8 的时候请求 2 又到达 CPU，试画出 CPU 响应这些中断的顺序示意图。（参看作业 8.27 和 8.28）3、习题 8.11今有四条流水线，分别
20、完成取指（IF）、译码并取数（ID）、执行（EX ）、写结果（WR）4 个步骤。假设完成各步骤操作时间依次为 90ns，90ns，60ns，45ns 。 （1）流水线的时钟周期应取何值？ 流水操作周期为 max(90,90,60,45)=90ns（2）若相邻的指令发生了数据相关，那么第 2 条指令安排推迟多少时间才能不发生错误？答：若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么在第 1 条指令“送结果”步骤完成后，第 2 条指令的“取数”步骤才能开始，也就是说，第 2 条指令要推迟两个操作周期，即 180ns 才能进行。 （3）若相邻的两指令发生了数据相关，为了不推迟第 2 条指令的
21、执行，可采取什么措施？答：如果在硬件设计上加以改进，采用定向传送的技术，则只要第 1 条指令完成“运算”的步骤，第 2 条指令就可以“取数”了，因此至少需推迟 90ns。 4、设某计算机的 CPU 主频为 8MHZ，每个机器周期平均含 2 个时钟周期，每条指令的指令周期平均有 2.5 个机器周期，设问该机的平均指令执行周期为多少 MIPS？若 CPU 主频不变，但每个机器周期平均含 4 个时钟周期，每条指令的指令周期平均有 5 个机器周期，则该机的平均指令执行速度又是 MIPS？解：根据 CPU 主频先求出时钟周期为：1/8MHz=0.125x10 -6=125ns由每个机器周期平均含 2 个
22、时钟周期，得出：机器周期=125nsx2=250ns由每条指令的指令周期平均有 2.5 个机器周期，得出：平均指令周期=250nsx2.5=625ns=0.625 s则该机的平均指令执行周期为:1/0.625s=1.6MIPS当 CPU 主频不变时，改变参数后：机器周期=125nsx4=500ns=0.5s平均指令周期=0.5sx5=2.5 s平均指令执行速度=1/2.5s=0.4MIPS所以得出的结论是：当主频相同的两个机器，执行速度不一定一样。指令流水线1、机器指令2、操作数类型和操作类型3、寻址方式 说明:有效地址的概念、数据寻址和指令寻址、常见的寻址方式4、指令格式 说明:指令的基本格
23、式、定长操作码指令格式、扩展操作码指令格式。RISC 和 CISC一、 选择题1.一条指令中包含的信息有（ ）A.操作码、控制码; B.操作码、向量地址; C.操作码、信息码。 D.操作码、地址码。2、指令采用不同寻址方式的目的是（ ）A、可减低编程难度 B、可降低指令的译码难度C、缩短指令字长，扩大寻址空间，提高编程灵活性 D、以上均不正确3、 一地址指令中，为完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（） 。A、直接寻址 B、立即寻址 C、隐含寻址 D、以上都有可能4、二地址指令中，操作数的物理位置可以安排在（ ）两个主存单元 两个寄存器 一个主存单元和一个寄存器A、
24、和 B、和 C、和 D、和及5、四地址指令 OPA1A2A3 的功能为（A1）OP（A2）（A3） ，且 A4 给出下一条指令地址，假设 A1、A2、A3、A4 都为主存储器地址，则完成下述指令需要访存（）次。A、2 B、3 C、4 D、56、某指令系统有 200 条指令，对操作码采用固定长度二进制编码时，最少需要（）位。A、4 B、8 C、16 D、327、某寄存器采用 16 位单字长指令，采用定长操作码，地址码为 5 位，现定义 60 条二地址指令，则单地址指令最多有（）条。A、4 B、32 C、128 D、2568、指令寄存器的位数取决于（ ） 。A.存储器的容量; B.指令字长; C.
25、机器字长; D.存储字长。9、有效地址是指（）A、操作数的真实地址 B、指令地址码字段给出的地址C、程序计数器 D、以上均不正确10、直接寻址的无条件转移指令的功能是将指令中的地址码送人（ ）A、程序计数器（PC） B、累加器（ACC）C、指令寄存器（IR） D、地址寄存器（MAR）11、操作数采用直接寻址，操作数的位置（ ）A、通用寄存器 B、堆栈C、主存单元 D、指令本身12、执行操作的数据不可能来自（）A、寄存器 B、指令本身 C、控制存储器 D、存储器13、寄存器间接寻址方式中，操作数在（）中。A、通用寄存器 B、堆栈C、主存单元 D、指令本身14、在指令的相对寻址方式中，其相对的基准
26、地址是（）A、基准寄存器 B、変址寄存器 C、堆栈指示器 D、程序计数器15、基址寻址方式中，操作数的有效地址是（）A、基址寄存器内容加上形式地址(位移量) B、程序计数器内容加上形式地址; C、变址寄存器内容加上形式地址 D、寄存器内容加上形式地址。16、设変址寄存器为 X，形式地址为 D，则指令中操作数的地址为（）A、EA=(X)+D B、EA=(X)+(D)C、EA=X+D D、EA=(X)+D)17、直接、间接、立即 3 种寻址方式中指令的执行速度，由快到慢的排序是（）A、直接、间接、立即 B、直接、立即、间接C、立即、直接、间接 D、立即、间接、直接18、下列不同类型的指令中，执行时
27、间最长的是（ ）A、RR 型 B、SS 型 C、RS 型 D、不能确定，需要有指令格式决定19.程序控制类指令的功能是（ ） 。 A、进行主存和 CPU 之间的数据传送 B、进行 CPU 和设备之间的数据传送; C、改变程序执行的顺序 D、一定是自动+1。 20.变址寻址和基址寻址的有效地址形成方式类似，但是（） 。 A.变址寄存器的内容在程序执行过程中是不可变的; B.在程序执行过程中，变址寄存器和基址寄存器和内容都可变的; C.在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变; D.变址寄存器的内容在程序执行过程中是可变的。20、下列关于 CISC/RISC 的叙述中，错误
28、的是（）A、RISC 机器指令比 CISC 机器指令简单B、RISC 中通用寄存器比 CISC 多C、RISC 的寻址方式比 CISC 少D、CISC 比 RISC 的机器能更好的支持高级语言。21、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示） ，每当 CPU 从存储器取出一个字节是，即自动完成（PC）+1PC。若当前指令地址为 3008H，要求转移到 300FH，则该转移指令第二个字节的内容应为（） ；若当前指令地址为 300FH，要求转移到 3004H，则个转移指令第二字节的内容为（） 参看例题7.2A 05H,F2H B 07H,F3H C 05
29、H,F3H D 07H,F2H22、RISC 思想主要基于的是（）A、假设指令的平均执行周期 B、减少指令的复杂程度C、减少硬件的复杂程度 D、便于编译器编写23、假设编址寄存器 R 的内容为 1000H，指令中的形式地址为 2000H，地址 1000H 中的内容为 2000H，地址 2000H 中的内容为 3000H，地址 3000H 中的内容为 4000H，则変址寻址方式下访问的操作数为（）A、1000H B、2000H C、3000H D、4000H24 一个二地址 RS 型指令的结构如下所示：6 位 4 位 1 位 2 位 16 位OP 通用寄存器 I X 偏移量 D其中 I 为间接寻
30、址标志位，X 为寻址模式，D 为偏移量字段。通过 I、X、D 的组合，形成下表寻址方式。请写出寻址方式名称。寻址方式 I X 有效地址计算 说明（1） 0 00 E=D（2） 0 01 E=(PC)+D PC 位程序计数器（3） 0 10 E=(R2)+D R2 为変址寄存器（4） 1 11 E=(R3)（5） 1 00 E=(D)（6） 0 11 E=(R1)+D R1 为基址寄存器运算器章节一、选择题1、 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整数为（ ）。A -(231-1) B -(230-1) C -231 D -(230+1)2、 以下有关运算器的描
31、述，（ ）是正确的。A、 只做加法运算 B、只做算术运算C 、算术运算与逻辑运算 D、只做逻辑运算3、运算器的核心功能部件是（ ）。A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器4、假设编译器规定 int 和 short 类型数据分别为 32 位和 16 位，如下 C 语言语句：unsigned short x=65530;unsigned int y=x;得到 y 的机器数是（）A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAH D FFFF FFFAH5、在定点二进制运算器中，减法运算一般通过（ ）来实现。A 原码运算的二进制减法器 B 补码运算的二
32、进制减法器C 原码运算的十进制加法器 D 补码运算的二进制加法器6、用 16 位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是_。A.0N1-2 -（16+1） B.0N1-2 -16 C.0N1-2 -（16-1） D.0N17、8 位定点字长的字，采用 2 的补码表示时，一个字所能表示的整数范围是_。A 128 +127 B 127 +127 C 129 +128 D -128 +1288、 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。B 阶码部件可实现加，减，乘，除四种运算。C 阶码部件只进行阶
33、码相加，相减和比较操作。D 尾数部件只进行乘法和除法运算。9、（ ）表示法主要用于表示浮点数中的阶码。A.原码 B.补码 C.反码 D.移码10、十进制数-0.3125 的 8 位移码的编码是（）A、D8H B、58H C、A8H D、28H11、在定点机中执行算术运算时会产生溢出，其根本原因是（）A、主存容量不够 B、运算结果无法表示 C、操作数地址过大 D、栈溢出12、当定点运算发生溢出时，应（）A、向左规格化 B、向右规格化 C、舍入处理 D、发出出错信息13、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数C 数符与
34、尾数小数点后第一位数字相异为规格化数D 数符与尾数小数点后第一位数字相同为规格化数14、如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数_。A 1.11000 B 0.01110 C 1.00010 D0.0101015、在定点运算器中，无论采用双符号位还是单符号位，必须有_，它一般用_来实现。A 译码电路， 与非门； B 编码电路， 或非门 ；C 溢出判断电路 ，异或门 D 移位电路， 与或非门16、加法器采用先行进位的根本目的是（）A、优化加法器的结构 B、快速传递进位信号C、增加加法器的功能 D、以上都不是17、四片 74181ALU 和 1 片 74182CLA 器件相配
35、合，具有如下进位传递功能_。A 行波进位 B 组内先行进位，组间先行进位 ；C 组内先行进位，组间行波进位 D 组内行波进位，组间先行进位18、假设有 7 位信息码 0110101，则在最低位增设偶校验位后的代码和最低位增加奇校验位后的代码分别为（）A、0001101010 01101010 B、01101010 01101011C、011101011 011101010 D、01101011 0110101119、用海明码对长度为 8 位的数据进行检/纠错是，若能纠正一位错，则校验位至少为（）位。A、2 B、3 C、4 D、520、下列数中最小的是（）A、 B、 C、 D、210820102
36、160二、填空题1、数的真值变成机器码可采用表示法（ ），反码表示法，（ ）表示法，（ ）表示法。2、按 IEEE754 标准，一个 32 位浮点数由符号位 S（1 位）、阶码 E（8 位）、尾数M（23 位）三个域组成。其中阶码 E 的值等于指数的真值（ ）加上一个固定的偏移值（ ）。3、一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ ）和（ ）两种表示方法。4、若X补=11010011，则 X 的十进制数真值是（ ）。5、 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。6、移码表示法主要用于表示浮点数的（ ）。7、74181 是 4 位的（ ）行 AL
37、U 芯片。3、 计算题1、将十进制数 20.5 转换成 32 位浮点数的二进制格式来存储。将十进制数 20.5 转换成二进制：20.5=10100.1移动小数点，使其在第 1,2 位之间：10100.1=1.0100110 4=4最后得到 32 位浮点数的二进制存储格式为：0100 0001 1010 0100 0000 0000 0000 0000 2、已知 x=-0.0111，y=+0.1100,求： x 补 ，-x 补 ，y 补 ，-y 补 ，x 原 ，y 原 ，x 移 ，y 移 x+y补,x-y补,并判断两次运算各自是否溢出。 x 补 =1.1001 ，-x 补 =0.0111 ，y
38、补 =0.1100 ，-y 补 =1.0100x原 =1.0111 ，y 原 =0.1100 ，x 移 =0.1001 ，y 移 =1.1100x+y 补 =x补 +y补 =00.1001 ，结果不溢出x-y补 =x补 +-y补 =11.1101 ，结果不溢出3、设浮点数数的阶码用 5 位（符号 2 位）补码表示，位数用 8 位（符号 2 位）补码表示，计算 x=2 *0.100101，y=2 *（-0.011110）。0101总线章节习题1、 选择题1、 总线的宽度与（）有关。A、控制线条数 B、数据线条数 C、地址线条数 D、以上都不对3、 地址总线主要用来传送（）A、仅仅用来选择存储器的
39、某一单元 B、仅仅用于选择 I/O 设备接口地址C、 用于选择存储器和 I/O 设备接口地址 D、以上都不对5、系统总线中的数据线、地址线、控制线是根据（）来划分的。A、总线所处的位置 B、总线的传输方向 C、总线传输的内容 D、总线的材料6、 某总线共有 88 根，包括 32 根数据线，20 根地址线，36 根控制线。总线的工作频率为66MHZ，则总线的宽度是（） ，传输速率是（）A、32b 264MB/S B、20b 254MB/S C、20b 264MB/S D、32b 254MB/S7、 总线的仲裁方式可采用两种方式，它们分别是（）A、集中式和分布式 B、同步式和异步式 C、动态式和静
40、态式 D、以上都不对8、 在集中式总线控制中，响应速度最快的是（）A、链式查询 B、计数器定时查询 C、独立请求 D、分组链式查询9、 在计时器定时查询方式下，正确的描述是（）A、总线设备的优先级可变 B、对越靠近控制器的设备，优先级越高C、各设备的优先级相等 D、对硬件电路故障敏感10 总线的通信控制主要解决（）问题。A、由哪个主设备占用总线 B、通信双方如何获知传输开始和结束C、通信过程中双方如何协调配合 D、B 和 C11、关于同步控制说法正确的是（）A、采用握手信号 B、由统一时序电路控制的方式 C、允许速度差别较大的设备一起工作 D、B 和 C12、总线的异步通信方式是（）A、既不采
41、用时钟信号，也不采用握手信号 B、只采用时钟信号，不采用握手信号C、 不采用时钟信号，只采用握手信号 D、既采用时钟信号，又采用握手信号13、在各种异步通信握手方式中，速度最快的是（）A、半互锁 B、不互锁 C、全互锁 D、与互锁性无关14、在手术过程中，医生将手伸出，等护士将手术刀递上，待医生握紧手术刀后，护士才松手，如果将医生和护士看做两个通信模块，上述动作相当于（）A、同步通信 B、异步通信的全互锁方式C、异步通信的半互锁方式 D、异步通信的不互锁方式15、某机器和 I/O 设备采用异步串行传送方式传输字符信息，字符信息格式为 1 位起始位，8 个数据位、1 位校验位和 1 位停止位。若
42、要求每秒传送 640 个字符，那么该设备的有效数据传输率应该为（） 。A、640b/s B、640B/S C、6400B/S D、6400b/S2、 假设一个 32 位的处理器配有 16 位的外部数据总线，时钟频率为 50MHZ，若总线传输的最短周期为 4 个时钟周期，试问处理器的最大数据传输率为？若想提高一倍的数据传输率，可采用什么方式？（仅可改变一个指标）时钟频率为 50MHz，一个时钟周期为 1/50MHz=0.02us总线传输周期为 4*0.02us=0.08us由于总线的宽度为 16 位=2B（字节）故总线的传输率为 2B/0.08us=25MBps1、 在不改变时钟频率的条件下，将
43、数据线的宽度改为 32 位2、 或者仍保持数据宽度为 16 位，但使总线的时钟频率增加到 100MHz3、 缩短时钟周期为 2 个时钟周期存储器章节一、填空题1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓冲存储器）、（主存储器）、（外存储器）。2、一个存储器的容量假设为 M*N 位，若使用 A*B 的芯片，（AM,BN），需要在字和位同时扩展，此时共需要（M/A）*(N/B)）个存储芯片。2、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。3、反映主存速度指标的三个术语
44、是存取时间、存储周期、存储器带宽。4、CPU 访问主存是数据存取的单位是（ 位 ），访问 cache 的单位（ 字 ），cache和内存交换数据的单位是（ 块 ）。二、选择题1、下列器件中存取速度最快的是（ ）。A、高速缓存 B、主存 C、寄存器 D、辅存2、主存贮器和 CPU 之间增加 cache 的目的是（ ）。A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量3、存储单元是指（ ）。A 存放 1 个二进制信息位的存储元 B 存放 1 个机器字的所有存储元集合C 存放 1 个字节的所
45、有存储元集合 D 存放 2 个字节的所有存储元集合4、存取周期是指（ ）。A、存储器的写入时间 B、存储器进行连续写操作允许的最短间隔时间C、存储器连续读或者写操作所允许的最短间隔时间5、某 SRAM 芯片，其容量为 1M8 位，除电源和接地端外，控制端有 OE 和 R/W，该芯片的管脚引出线数目是（ ）。A、 20 B、28 C 、30 D、326、某机字长 32 位，存储容量 64MB，若按字编址，它的寻址范围是（ ）。A 8M B 16MB C 16M D 8MB7、 EEPROM 是指（ ）。A 读写存储器 B 只读存储器C 闪速存储器 D 电擦除可编程只读存储器8、下列说法正确的是（
46、）半导体 RAM 信息可读可写，且掉电后仍能保持记忆动态 RAM 是易失性 RAM，且静态 RAM 的存储信息是不易失的半导体 RAM 是易失性 RAM，但只要电源不掉电，所存信息是不丢失的半导体 RAM 是非易失性的 RAMA、和 B、只有 C、和 D、全错9、半导体静态（SRAM）的存储原理是（）A、依靠双稳态电路 B、依靠定时刷新 C、依靠读后再生 D、信息不再变化10、下列叙述错误的是（ ）A、随机存储器可随时存取信息，掉电后信息丢失B、在访问随机存储器时，访问时间与物理位置无关C、主存储器中存储的信息是不可改变的D、随机存储器和只读存储器可以统一编址11、在对破坏性读出的存储器进行读
47、/写操作时，为维持原信息不变，必须辅以的操作（）A、刷新 B、再生 C、写保护 D、主存校验12、某机器的主存储器共 32KB，由 16 片 16K*1(内部采用 128*128 存储阵列）的 DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为 2ms，那么所有的存储单元刷新一遍需要（A）存储周期。A、128 B、256 C、1024 D、16384（提示，存储器刷新按行进行，其刷新一行所用时间为 1 个存储周期，且每个芯片都是同时刷新的，128*128 存储阵列由 128 行 128 列构成，所以答案为 A）113、双端口存储器能高速进行读/写，是因为采用了（）A、新型器件
48、B、流水技术 C、两套相互独立的读写电路 D、高速芯片14、交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。A 流水 B 资源重复 C 顺序 D 资源共享15、 双端口存储器所以能进行高速读/写操作，是因为采用（ ）。A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路16、如果一个存储单元被访问，则这个存储单元将会很快的再次被访问，这称为（）A、时间局部性 B、空间局部性 C、程序局部性 D、数据局部性17、为了解决 CPU 与主存速度不匹配的问题，通常采用的方法是（ ）A、采用速成更快的主存 B、在 CPU 和主存之间插入少量的高速缓冲存储器C、在 CPU 周期中插入等待周期 D、扩大主存的容量18、下列关于 cache 的论述中，错误的是（）A、cache 是介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储B、如果 cache 不命中，则需要访问主存，从主存取字，并将字所在的数据块调入cacheC、cache 的命中率很高，一般达到 90%以上D、cache 的数据必须和主存的数据时刻保持一致19、在 CPU 执行一段程序的过程中，cache 的存取次数为 4600 次，由主存完成的存取次数为 400 次。若
