1、计算机组成原理复习题一、选择题 1.某机字长 32 位，其中 1 位符号位，31 位表示尾数。若用定点小数表示，则最大正小数为_。A +（ 1 2-32） B +（1 2-31） C 2-32 D 2-312.存储单元是指_。A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；3.变址寻址方式中，操作数的有效地址等于_。A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）4 计算机使用总线结构的主要优点是便于
2、实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了 CPU 的工作量5 有处理器的设备一般称为_设备。A 智能化 B 交互式 C 远程通信 D 过程控制6若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D 数符与尾数小数点后第一位数字相同为规格化数7 定点 16 位字长的字，采用 2 的补码形式表示时,一个字所能表示的整数范围是_。A -215 +（2 15 -1） B -（2 15 1） + （2 15 1） C -（2 15 +
3、 1） +215 D -215 +215 8 RAM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，6 。10用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接11计算机的外围设备是指_。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了 CPU 和内存以外的其它设备12中断向量地址是：_。A 子程序入口地址 B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器 D 中断返回地址13冯诺依曼机工作的基本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序
4、执行指令C 堆栈操作D 存贮器按内容选择地址14在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码15在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器16主存贮器和 CPU 之间增加 cache 的目的是_。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量17单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A 堆栈寻址方式 B
5、 立即寻址方式 C 隐含寻址方式 D 间接寻址方式18描述 PCI 总线中基本概念不正确的句子是_。A. PCI 总线是一个与处理器无关的高速外围设备B. PCI 总线的基本传输机制是猝发或传送C. PCI 设备一定是主设备D. 系统中只允许有一条 PCI 总线20为了便于实现多级中断，保存现场信息最有效的办法是采用_。A 通用寄存器 B 堆栈 C 存储器 D 外存21定点字长的字，采用 2 的补码表示时，一个字所能表示的整数范围是_。A .128 +127 B. 127 +127 C. 129 +128 D.-128 +12822下面浮点运算器的描述中正确的句子是：_。A. 浮点运算器可用阶
6、码部件和尾数部件实现B. 阶码部件可实现加、减、乘、除四种运算C. 阶码部件只进行阶码相加、相减和比较操作D. 尾数部件只进行乘法和减法运算23双端口存储器在_情况下会发生读/写冲突。A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同24寄存器间接寻址方式中，操作数处在_。A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈25微程序控制器中，机器指令与微指令的关系是_。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来
7、执行D. 一条微指令由若干条机器指令组成28计算机系统中的存贮器系统是指_ _。A RAM 存贮器B ROM 存贮器C 主存贮器D 主存贮器和外存贮器29某计算机字长 32 位，其存储容量为 16MB，若按双字编址，它的寻址范围是_。A 016MB B 08M C 08MB D 016MB30程序控制类指令的功能是_。A 进行算术运算和逻辑运算 B 进行主存与 CPU 之间的数据传送 C 进行 CPU 和 I / O 设备之间的数据传送 D 改变程序执行顺序 31由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期通常用_来规定。A 主存中读取一个指令字的最短
8、时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间 32系统总线中控制线的功能是_。A 提供主存、I / O 接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号 D 提供主存、I / O 接口设备的响应信号 34完整的计算机应包括_。A 运算器、存储器、控制器 ；B 外部设备和主机 ；C 主机和实用程序 ；D 配套的硬件设备和软件系统 ；35机字长 32 位，存储容量为 1MB，若按字编址，它的寻址范围是_。A 01M B 0512KB C 0256K D 0256KB38指令周期是指_。A CPU 从主存取出一条指令的
9、时间 ；B CPU 执行一条指令的时间 ；C CPU 从主存取出一条指令加上 CPU 执行这条指令的时间 ；D 时钟周期时间 ；39在_的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用 I / O 指令。A 单总线 B 双总线 C 三总线 D 多总线40在微型机系统中，外围设备通过_与主板的系统总线相连接。A 适配器 B 设备控制器 C 计数器 D 寄存器41至今为止，计算机中的所有信息仍以二进制方式表示的理由是_。A节约元件； B 运算速度快； C 物理器件的性能决定 ； D 信息处理方便；43已知 X 为整数，且X 补 = 10011011，则 X 的十进制数值是_。A
10、+155 B 101 C 155 D +10144存储器是计算机系统的记忆设备，它主要用来_。A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序45微型机算计系统 ，其操作系统保存在软盘上，其内贮存器应该采用_。A RAM B ROM C RAM 和 ROM D CCP46指令系统采用不同寻址方式的目的是_。A 实现存贮程序和程序控制；B 缩短指令长度，扩大寻址空间，提高编程灵活性；C 可直接访问外存；D 提供扩展操作码的可能并降低指令译码的难度；47在 CPU 中跟踪指令后继地址的寄存器是_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器48系统总线地址的
11、功能是_。A 选择主存单元地址；B 选择进行信息传输的设备；C 选择外存地址；D 指定主存和 I / O 设备接口电路的地址；49某寄存器中的值有时是地址，因此只有计算机的_才能识别它。A 译码器 B 判断程序 C 指令 D 时序信号50用 16 位字长（其中 1 位符号位）表示定点整数时，所能表示的数值范围是_。A 0，2 16 1 B 0，2 15 1 C 0，2 14 1 D 0，2 15 52以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_。A DRAM B SRAM C 闪速存储器 D EPROM 57八位微型计算机中乘除法大多数用_实现。A 软件
12、 B 硬件 C 固件 D 专用片子58用虚拟存贮器的主要目的是_。A 提高主存贮器的存取速度 ；B 扩大主存贮器的存贮空间，并能进行自动管理和调度 ；C 提高外存贮器的存取速度 ；D 扩大外存贮器的存贮空间 ；60CPU 响应中断时，进入“中断周期” ，采用硬件方法保护并更新程序计数器 PC 内容，而不是由软件完成，主要是为了_。A 能进入中断处理程序，并能正确返回源程序 ；B 节省主存空间 ；C 提高处理机速度 ；D 易于编制中断处理程序 ； 62双端口存储器所以能高速进行读 / 写，是因为采用_。A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件63二地址指令中，操作数的
13、物理位置可安排在_。A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个寄存器 D 两个寄存器66在单级中断系统中，CPU 一旦响应中断，则立即关闭_标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许 B 中断请求 C 中断屏蔽 D 中断保护68运算器虽有许多部件组成，但核心部件是_。A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器70为确定下一条微指令的地址，通常采用断定方式，其基本思想是_。A.用程序计数器 PC 来产生后继微指令地址B.用微程序计数器 PC 来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字
14、段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址71为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用_接口。A.SCSI B.专用 C.ESDI D.RISC72I/O 标准接口 SCSI 中，一块主适配器可以连接_台具有 SCSI 接口的设备。A.6 B.7 C.8 D.1073没有外存贮器的计算机监控程序可以存放在_。A RAM B ROM C RAM 和 ROM D CPU74如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数_。A 1.11000 B 0.01110 C 1.00010 D0.010175虚拟存贮器中，当程序正
15、在执行时，由_完成地址映射。A 程序员 B 编译器 C 装入程序 D 操作系统76同步控制是_。A 只适用于 CPU 控制的方式 B 只适用于外围设备控制的方式C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式77运算器的主要功能是进行_。A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算78机字长 16 位，它的存贮容量是 64K，若按字编址，那么它的寻址范围是_。A.064K B.032K C.064KB D.032KB79用于对某个寄存器中操作数的寻址方式称为_寻址。A.直接 B.间接 C.寄存器直接 D.寄存器间接80若X补=11010011，则 X 的
16、十进制数真值是_。A.71 B.48 C.65 D.6382下面描述的 RISC 机器基本概念中不正确的句子是_。A.RISC 机器不一定是流水 CPU B.RISC 机器一定是流水 CPUC.RISC 机器有复杂的指令系统 D.CPU 配置很少的通用寄存器83下列数中最大的数为_。A.（10010101） 2 B.（227） 8C.（96） 8 D.（143） 584IEEE754 标准规定的 32 位浮点数中，符号位为 1 位，阶码为 8 位，则它所能表示的最大规格化正数为_。A+ （ 2 223） 2+127 B+ （1 2 23）2 +127 C+（2 2 23）2 +255 D2 +
17、127 + 22785操作控制器的功能是_。A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码并产生有关的操作控制信号，以解释执行该指令87通道对 CPU 的请求形式是_。A.自陷 B.中断 C.通道命令 D.跳转指令89描述流水 CPU 基本概念不正确的句子是_。A.流水 CPU 是以空间并行性为原理构造的处理器B.流水 CPU 一定是 RISC 机器C.流水 CPU 一定是多媒体 CPUD.流水 CPU 是一种非常经济而实用的时间并行技术90通道程序是由_组成。A.I/O 指令 B.通道指令（通道控制字） C.通道状态字91下列数中最小的
18、数是_。A.（100101） 2 B.（50） 8 C.（100010） BCD D.（625） 1692_表示法主要用于表示浮点数中的阶码。A.原码 B.补码 C.反码 D.移码93下四种类型指令中，执行时间最长的是_。A.RR 型指令 B.RS 型指令 C.SS 型指令 D.程序控制指令94单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作数常采用_寻址方式。A.堆栈 B.立即 C.隐含 D.间接95下述 I/O 控制方式中，_ 主要由程序实现。A.PPU 方式 B.中断方式 C.DMA 方式 D.通道方式96运算器的描述，_是正确的。A.只做加法 B.只做算术运算C
19、.既做算术运算又做逻辑运算 D.只做逻辑运算97EPROM 是指 _。A.读写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器98常用的虚拟存储系统由_两级存储器组成，其中辅存是大容量的磁表面存储器。A.cache主存 B.主存 辅存 C.cache辅存 D.通用寄存器主存99CPU 主要包括 _。A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存C.吞吐能力小于前者的吞吐能力 D.吞吐能力大于前者的吞吐能力100在集中式总线仲裁中，_方式响应时间最快，_方式对电路故障最敏感。A.菊花链 B.独立请求 C.计数器定时查询102计算机经历了
20、从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于_型计算机。A.实时处理 B.智能化 C.并行 D.冯.诺依曼103在多级存储体系中， “cache主存”结构的作用是解决_的问题。A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与 CPU 速度不匹配 D.主存与 CPU 速度不匹配104采用虚拟存贮器的主要目的是_。A提高主存贮器的存取速度 B扩大主存贮器的存贮空间，并能进行自动管理和调度 C提高外存贮器的存取速度 D扩大外存贮器的存贮空间二、填空题1存储 A._ _并按 B._ _顺序执行，这是 C._型计算机的工作原理。2移码表示法主要用于表示 A._数的阶码
21、 E，以利于比较两个 B. _的大小和C._ 对阶_操作。4寻址方式按操作数的 A._位置不同，多使用 B._和 C._型,前者比后者执行速度快。5微程序设计技术是利用 A._方法设计 B._的一门技术。具有规整性、可维护性、C ._等一系列优点。8为了运算器的 A. _，采用了 B. _进位，C. _乘除法流水线等并行措施。10一个较完善的指令系统应包含 A. _类指令，B. _类指令，C. _类指令，程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令。12当代流行的标准总线内部结构包含 A. _总线，B. _总线，C. _总线， 公用总线。14在计算机术语中，将运算器和控制器合在
22、一起称为 A. _，而将 B. _和存储器 合在一起称为 C. _。15数的真值变成机器码可采用 A. _表示法，B. _表示法，C._ 表示法，移码表示法。16广泛使用的 A. _和 B. _都是半导体随机读写存储器。前者的速度比后者快，但 C. _不如后者高。17形式指令地址的方式，称为 A._方式，有 B. _寻址和 C. _寻址。18CPU 从 A. _取出一条指令并执行这条指令的时间和称为 B. _。由于各种指令的操作功能不同，各种指令的指令周期是 C. _。19微型机算计机的标准总线从 16 位的 A. _总线，发展到 32 位的 B. _总线和C._总线，又进一步发展到 64 位
23、的 PCI 总线。22一个定点数由 A. _和 B. _两部分组成。根据小数点位置不同，定点数有C. _和纯整数之分。23对存储器的要求是 A. _，B. _，C. _。为了解决这三方面的矛盾，计算机采用多级存储体系结构。24指令系统是表征一台计算机性能的重要因素，它的 A. _和 B. _不仅影响到机器的硬件结构，而且也影响到 C. _。25当今的 CPU 芯片除了包括定点运算器和控制器外，还包括 A. _，B. _运算器和 C. _管理等部件。26总线是构成计算机系统的 A. _，是多个 B. _部件之间进行数据传送的 C. _通道27一种外设都是在它自己的 A。_控制下进行工作，而 A
24、则通过 B. _和 C. _相连并受 C 控制。28在计算机系统中，CPU 对外围设备的管理处程序查询方式、程序中断方式外，还有 A. _方式，B. _方式，和 C. _方式。29Cache 是一种 A. _存储器，是为了解决 CPU 和主存之间 B. _不匹配而采用的一项重要硬件技术。现发展为多级 cache 体系，C. _分设体系。31RISC 指令系统的最大特点是：A. _；B. _;C. _种类少。只有取数 / 存数指令访问存储器。32并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式 A. _并行；B. _并行；C. _并行。33为了
25、解决多个 A. _同时竞争总线，B. _必须具有 C. _部件。35主存与 cache 的地址映射有 A. _、B. _、C. _三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。36流水 CPU 是以 A. _为原理构造的处理器，是一种非常 B. _的并行技术。目前的 C. _微处理器几乎无一例外的使用了流水技术。37计算机的硬件包括 A._，B._，C._适配器，输入输出部分。38按 IEEE754 标准，一个浮点数由 A._，阶码 E ，尾数 m 三部分组成。其中阶码E的值等于指数的 B._加上一个固定 C._。39存储器的技术指
26、标有 A._，B._，C._，存储器带宽。40指令操作码字段表征指令的 A._，而地址码字段指示 B._。微小型机多采用C._混合方式的指令格式。41CPU 中至少有如下六类寄存器，除了 A._寄存器，B._计数器，C._寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。42总线有 A._特性，B._特性，电气特性，C._特性。45指令格式中，地址码字段是通过 A._来体现的，因为通过某种方式的变换，可以给出 B._地址。常用的指令格式有零地址指令、单地址指令、C._三种.47堆栈是一种特殊的 A._寻址方式,它采用 B._原理.按结构不同,分为C._和存储器堆栈.50CPU 周期也
27、称为 A._；一个 CPU 周期包含若干个 B._。任何一条指令的指令周期至少需要 C._个 CPU 周期。51DMA 方式采用下面三种方法：A._访内；B._；C._交替访内。52RISC CPU 是克服 CISC 机器缺点的基础上发展起来的，它具有的三个基本要素是：（1） 一个有限的 A._；（2） CPU 配备大量的 B._；（3） 强调 C._的优化。53总线仲裁部件通过采用 A._策略或 B._策略，选择其中一个主设备作为总线的下一次主方，接管 C._。55多个用户共享主存时，系统应提供 A._。通常采用的方法是 B._保护和C._保护，并用硬件来实现。56在计算机系统中，多个系统部
28、件之间信息传送的公共通路称为 A._。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、B._、C._ 信息。57设 D 为指令中的形式地址， I 为基址寄存器，PC 为程序计数器。若有效地址 E = （PC）+ D，则为 A._寻址方式；若 E = （I）+ D ，则为 B._；若为相对间接寻址方式，则有效地址为 C._。58在进行浮点加减法运算时，需要完成 A._、尾数求和、B._、合入处理和C._等步骤。59多媒体 CPU 是带有 A._技术的处理器。它是一种 B._技术，特别适合于C._处理。60总线定时是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A._。通常采
29、用 B._定时和 C._定时两种方式。61通道与 CPU 分时使用 A._，实现了 B._内部数据处理和 C._并行工作。62动态半导体存贮器的刷新一般有 A._、B._和 C._三种方式。63存贮器堆栈中，需要一个 A._，它是 B._CPU 中的一个专用寄存器，指定的C._就是堆栈的 D._。65一个定点数由 A._和 B._两部分组成。根据小数点位置不同，定点数有纯小数和 C._两种表示方法。66对存储器的要求是 A._，B._，C._ 。为了解决这方面的矛盾，计算机采用多级存储体系结构。67当代流行的标准总线追求与 A._、B._、C._无关的开发标准。69存储 A._，并按 B._顺
30、序执行，这是 C._型计算机的工作原理。70若 x 1 补 = 11001100， x2 原 = 1.0110 ，则数 x1 和 x2 的十进制数真值分别是A._和 B._。71IEEE754 标准，一个浮点数由 A_、阶码 E、尾数 M 三个域组成。其中阶码 E 的值等于指数的 B_加上一个固定 C_。73指令操作码字段表征指令的 A_，而地址码字段指示 B_。微小型机中多采用C_混合方式的指令格式。74CPU 从 A_取出一条指令并执行这条指令的时间和称为 B_。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线 CPU 中要力求做到 C_。76显示适配器作为 CRT 和 C
31、PU 的接口由 A_存储器、B_控制器、C_三部分组成。77根据地址格式不同，虚拟存贮器分为 A_、B_和 C_三种。78CPU 从主存取出一条指令并执行该指令的时间叫做 A_，它常用若干个 B_来表示，而后者又包含有若干个 C_。80闪速存储器能提供高性能、低功耗、高可靠性以及 A_能力，为现有的 B_体系结构带来巨大变化，因此作为 C_用于便携式电脑中。81形成指令地址的方式，称为 A_，有 B_寻址和 C_寻址两种。82当今的 CPU 芯片除了包括定点运算器和控制器外，还包括 A_、B_运算器和C_管理等部件。84当代流行的标准总线内部结构包括：A_总线，B_总线，C_总线和共用总线。8
32、5每一种外设都是在它自己的 A_控制下进行工作，而 A 则通过 B_和 C_相连，并受 C 控制。86微程序控制器主要由 A_，B_和 C_三大部分组成。87移码表示法主要用于表示 A_数的阶码 E，以利于比较两个 B_数的大小和 C_操作。89寻址方式根据操作数的 A_位置不同，多使用 B_型和 C_型。94计算机系统中的存储器分为 A_和 B_。在 CPU 执行程序时，必须将指令存放在 C_中。95为了实现运算器的 A_，采用了 B_进位、C_乘除法等并行技术。96闪速存储器能提供高性能、低功耗、高可靠性以及 A_能力，为现有的 B_体系结构带来巨大变化，因此作为 C_用于便携式电脑中。9
33、7堆栈是一种特殊的 A_寻址方式，它采用 B_原理。按结构不同分为 C_堆栈和存储器堆栈。99单处理器系统中的总线可以分为三类，CPU 内部连接各寄存器及运算部件之间的总线称为 A_；中、低速 I/O 设备之间相互连接的总线称为 B_；同一台计算机系统内的高速功能部件之间相互连接的总线称为 C_。100CPU 中，保存当前正在执行的指令的寄存器为 A_，保存当前正在执行的指令的地址的寄存器为 B_，保存 CPU 访存地址的寄存器为 C_。101DMA 技术的出现，使得 A_可以通过 B_直接访问 C_。103一个较完善的指令系统应包含 A_类指令，B_类指令，C_类指令，程序控制类指令，I/O
34、 类指令，字符串类指令，系统控制类指令。104并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段概括起来，主要有三种形式：A _并行；B_并行；C_并行。105为了解决多个 A_同时竞争总线，B_必须具有 C_部件。107DMA 控制器按其 A_结构，分为 B_型和 C_型两种。108主存与 cache 的地址映射有 A_，B _，C_三种方式。109多个用户共享主存时，系统应提供 A_。通常采用的方法是 B_保护和 C_保护，并用硬件来实现。110RISC 指令系统最大特点是：A_；B_固定；C_种类少。111流水 CPU 是以 A_为原理构造的处理器，是一种非常 B_
35、的并行技术。目前的 C_微处理器几乎无一例外地使用了流水技术。112衡量总线性能的重要指标是 A_。它定义为本身所能达到的最高 B_。PCI总线的指标可达 C_。114选择型 DMA 控制器在 A_上可以连接多个设备，而在 B_上只允许连接一个设备，适合于连接 C_设备。115运算器不论复杂还是简单，均有条件码寄存器。条件码寄存器的一部分通常由各种A_状态触发器组成，利用触发器的信息，可以提供 B_，以实现程序的C_。116虚拟存贮器通常由主存和 A_两级存贮系统组成。为了在一台特定的机器上执行程序，必须把 B_映射到这台机器主存贮器的 C_空间上，这个过程称为地址映射。117正数补码算术移位
36、时，符号位不变，空位补 A_。负数补码算术左移时，符号位不变低位补 B_。负数补码算术右移时，符号位不变，高位补 C_，低位舍去。119计算机系统中，下列部件都能够存储信息：主存CPU 内的通用寄存器cache磁带磁盘。按照 CPU 存取速度排列，由快到慢依次为 A_，其中，内存包括B_；属于外存的是 C_。120多路型 DMA 控制器不仅在 A_上而且在 B_上可以连接多个设备，适合于连接 C_设备。121条件转移指令、无条件转移指令、转子指令、返主指令、中断返回指令等都是A_指令。这类指令在指令格式中所表示的地址，表示要转移的是 B_而不是C_。122总线同步定时协议中，事件出现在总线的
37、A_由 B_信号确定，C_周期的长度是固定的。123RISC 机器一定是 A_CPU，但后者不一定是 RISC 机器。奔腾 CPU 是B_CPU，但奔腾机是 C_机器。124早期的计算机基于冯诺依曼体系结构，采用 A_处理，现代的计算机系统广泛采用 B_处理。这种技术主要有三种形式：时间并行、空间并行和 C_。125Cache 是一种 A_存储器，是为了解决 CPU 和 B_之间 C_上不匹配而采用的一项重要硬件技术。127按照总线仲裁电路的 A_不同，总线仲裁有 B_仲裁和 C_仲裁两种方式。128指令格式是指令用 A_表示的结构形式，通常由 B_字段和 C_字段组成。129DMA 和 CP
38、U 分时使用内存的三种方式是：A_，B_，C_。131字符信息是 A_数据，它处理 B_领域的问题。国际上采用的字符系统是七单元的 C_码。132闪速存储器能提供高性能、低功耗、字可靠性以及 A_能力，为现有的 B_体系结构带来巨大变化，因此作为 C_用于便携式电脑中。133指令格式中，操作码字段表征指令的 A_，地址码字段指示 B_。微小型机中多采用 C_混合方式的指令格式。134并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：A_并行，B_并行，C_并行。135总线有 A_特性、 B_-特性、C_特性、D_特性，因此必须标准化。138一个定点数由 A_和 B_两部分
39、组成。根据小数点位置不同，定点数有C_和纯整数之分。139半导体 SRAM 靠 A_存贮信息，半导体 DRAM 则是靠 B_存贮信息。140CPU A_取出一条指令并执行这条指令的时间和称为 B_。由于各种指令的操作功能不同，各种指令的指令周期是 C_。三、简答题和应用题1. 设机器字长 32 位，定点表示，尾数 31 位，数符 1 位，问：（1）定点原码整数表示时，最大正数是多少？最大负数是多少？（2）定点原码小数表示时，最大正数是多少？最大负数是多少？2.画出单机系统中采用的三种总线结构。3.已知 x = - 0.01111 ，y = +0.11001，求 x 补 ， -x 补 ， y 补
40、 ， -y 补 ，x + y = ？ ，x y = ？4. 以知 cache 命中率 H=0.98，主存比 cache 慢四倍，以知主存存取周期为 200ns，求cache/主存的效率和平均访问时间。5集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。6. 已知某 8 位机的主存采用半导体存贮器，地址码为 18 位，若使用 4K4 位 RAM 芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个摸条为 32K8 位，共需几个模块条？（2）每个模块内共有多少片 RAM 芯片？（3）主存共需多少 RAM 芯片？CPU 如何选择各模块条？8什么是闪速存储器？它有那些特
41、点？9. 指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。15 10 7 43 010. 用 16K 1 位的 DRAM 芯片构成 64K 8 位的存贮器。要求：（1）画出该寄存起组成的逻辑框图。（2）设存贮器读 / 写周期均为 0.5s，CPU 在 1s 内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？11. 已知 cache / 主存系统效率为 85% ，平均访问时间为 60ns，cache 比主存快 4 倍，求主存储器周期是多少？cache 命中率是多少？12. 今有 4 级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为 100ns,100ns,80ns,50ns。请问：（1）流水线的操作周期应设计为多少？（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。（3）如果在硬件设计上加以改进，至少需推迟多少时间？。13. 若设备的优先级依次为 CD-ROM、
