1、计算机组成原理复习题一、 选择题3 以下有关运算器的描述，（ C ）是正确的。A 只做加法运算B 只做算术运算C 算术运算与逻辑运算D 只做逻辑运算4 EEPROM 是指（ D ）。A 读写存储器 B 只读存储器C 闪速存储器 D 电擦除可编程只读存储器5 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器7 当前的 CPU 由（ B ）组成。A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存8 流水 CPU 是由一系列叫做“段”的处理部件组成。和具备 m 个并行
2、部件的CPU 相比，一个 m 段流水 CPU 的吞吐能力是（ C ）。A 具备同等水平B 不具备同等水平C 小于前者D 大于前者9 在集中式总线仲裁中，（ A ）方式响应时间最快。A 独立请求 B 计数器定时查询 C 菊花链10 CPU 中跟踪指令后继地址的寄存器是（ C ）。A 地址寄存器 B 指令计数器C 程序计数器 D 指令寄存器11 从信息流的传输速度来看，（ A ）系统工作效率最低。A 单总线 B 双总线C 三总线 D 多总线12 单级中断系统中，CPU 一旦响应中断，立即关闭（ A ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许 B 中断请求C
3、 中断屏蔽 D DMA 请求14 下面操作中应该由特权指令完成的是（B ）。A 设置定时器的初值B 从用户模式切换到管理员模式C 开定时器中断D 关中1 冯诺依曼机工作的基本方式的特点是（ B ）。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2 某计算机字长 32 位，其存储容量为 256MB，若按单字编址，它的寻址范围是（ D）。A 064MB B 032MB C 032M D 064M3 主存贮器和 CPU 之间增加 cache 的目的是（ A ）。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D
4、既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量4 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。A 堆栈寻址方式 B 立即寻址方式C 隐含寻址方式 D 间接寻址方式5 为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。A 通用寄存器 B 堆栈 C 存储器 D 外存6 特权指令是由（ C ）执行的机器指令。A 中断程序 B 用户程序 C 操作系统核心程序 D I/O 程序7 虚拟存储技术主要解决存储器的（ B ）问题。A 速度 B 扩大存储容量 C 成本 D 前三者兼13 引入多道程序的目的在于（ A ）。A 充分利用 CPU，减
5、少等待 CPU 时间B 提高实时响应速度C 有利于代码共享，减少主辅存信息交换量D 充分利用存储器2 某 DRAM 芯片，其存储容量为 5128 位，该芯片的地址线和数据线的数目是（ D ）。A 8，512 B 512，8 C 18，8 D 19，83 在下面描述的汇编语言基本概念中，不正确的表述是（ D ）。A 对程序员的训练要求来说，需要硬件知识B 汇编语言对机器的依赖性高C 用汇编语言编写程序的难度比高级语言小D 汇编语言编写的程序执行速度比高级语言慢4 交叉存储器实质上是一种多模块存储器，它用（ B ）方式执行多个独立的读写操作。A 流水 B 资源重复 C 顺序 D 资源共享5 寄存器
6、间接寻址方式中，操作数在（ B ）。A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈6 机器指令与微指令之间的关系是（ A ）。A 用若干条微指令实现一条机器指令B 用若干条机器指令实现一条微指令C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令8 在集中式总线仲裁中，（ A ）方式对电路故障最敏感。A 菊花链 B 独立请求 C 计数器定时查询12 中断处理过程中，（ B ）项是由硬件完成。A 关中断 B 开中断 C 保存 CPU 现场 D 恢复 CPU 现场1 运算器的核心功能部件是（ A ）。A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器3 某 SRAM
7、芯片，其容量为 1M8 位，除电源和接地端外，控制端有 E 和R/W#，该芯片的管脚引出线数目是（ B）。A 20 B 28 C 30 D 324 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。A 高速芯片 B 新型器件C 流水技术 D 两套相互独立的读写电路6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ C ）。A 用程序计数器 PC 来产生后继微指令地址B 用微程序计数器 PC 来产生后继微指令地址C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D 通过指令中指定一个专门字段来控制产生后继微指令地址7 微程序控制器中，机器指
8、令与微指令的关系是（ B ）。A 每一条机器指令由一条微指令来执行B 每一条机器指令由一段用微指令编成的微程序来解释执行C 一段机器指令组成的程序可由一条微指令来执行D 一条微指令由若干条机器指令组成8 CPU 中跟踪指令后继地址的寄存器是（ B ）。A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器9 某寄存器中的数值为指令码，只有 CPU 的（ A ）才能识别它。A 指令译码器 B 判断程序 C 微指令 D 时序信号10 为实现多级中断，保存现场信息最有效的方法是采用（ B ）。A 通用寄存器 B 堆栈 C 主存 D 外存11 采用 DMA 方式传送数据时，每传送一个数据，就要
9、占用一个（ C ）的时间。A 指令周期 B 机器周期 C 存储周期 D 总线周期1 某机字长 64 位，1 位符号位，63 位表示尾数，若用定点整数表示，则最大正整数位（ B ）。A +(263-1) B +(264-1) C -(263-1) D -(264-1)7 指令周期是指（C）。A CPU 从主存取出一条指令的时间B CPU 执行一条指令的时间C CPU 从主存取出一条指令加上执行一条指令的时间D 时钟周期时间10 发生中断请求的条件是（ A ）。A 一条指令执行结束B 一次 I/O 操作结束C 机器内部发生故障D 一次 DMA 操作结束11 中断向量地址是（ B ）。A 子程序入口
10、地址B 中断服务程序入口地址C 中断服务程序入口地址指示器D 例行程序入口地址13 直接映射 cache 的主要优点是实现简单。这种方式的主要缺点是（ B ）。A 它比其他 cache 映射方式价格更贵B 如果使用中的 2 个或多个块映射到 cache 同一行，命中率则下降C 它的存取时间大于其它 cache 映射方式D cache 中的块数随着主存容量增大而线性增加7 当前的 CPU 由（ B ）组成。A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存12 单级中断系统中，CPU 一旦响应中断，立即关闭（ A ）标志，以防止本次中断服务结束前同级的其他中断源产生
11、另一次中断进行干扰。A 中断允许 B 中断请求 C 中断屏蔽 D DMA 请求二、 填空题3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间 ）并行技术，后者采用（ 时间）并行技术。6 CPU 从内存取出一条指令并执行该指令的时间称为（ 指令周期 ），它常用若干个（ 机器周期 ）来表示。1 在计算机术语中，将 ALU 控制器和（ 运算器 ）存储器合在一起称为（主机 ） 。4 反映主存速度指标的三个术语是存取时间、 （ 存取容量）和（存取宽带 ） 。5 形成指令地址的方法称为指令寻址，通常是（ 顺序）寻址，遇到转移指令时（ 跳跃）寻址。5 CPU 从（主存中）取出一条指令并
12、执行这条指令的时间和称为（ 指令周期 ） 。6 RISC 指令系统的最大特点是：只有（ 运算 ）指令和（ 存取 ）指令访问存储器，其余指令的操作均在寄存器之间进行。5 一个组相联映射的 Cache，有 128 块，每组 4 块，主存共有 16384 块，每块64 个字，则主存地址共（ 20 ）位，其中主存字块标记应为（ 8 ）位，组地址应为（ 6 ）位，Cache 地址共（ 7 ）位。6 CPU 从主存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（脉冲 ）。7 某中断系统中，每抽取一个输入数据就要中断 CPU 一次，中断处理程序接收取样的数据，
13、并将其保存到主存缓冲区内。该中断处理需要 X 秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要 Y 秒，因此该系统可以跟踪到每秒（ ）次中断请求。7 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ 总线 ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（数据信息 ）、（ 地址作息 ）、（ 控制作息 ）。1 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。4 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（ 高速缓冲存储
14、器） 、 （主存储器） 、 （外存储器） 。6 一个较完善的指令系统，应当有（数据处理）、（数据存储 ）、（ 数据传送 ）、（程序控件 ）四大类指令。8 CPU 中保存当前正在执行的指令的寄存器是（ IR ），指示下一条指令地址的寄存器是（ PC ），保存算术逻辑运算结果的寄存器是（ 数据寄存器 ）和（ 标识寄存器 ）。5 cache 和主存构成了（ 高速缓冲 ），全由（ 硬件 ）来实现。三题、简答题5 用 2M8 位的 SRAM 芯片，设计 8M32 位的 SRAM 存储器。7 图 2 所示为双总线结构机器的数据通路，IR 为指令寄存器，PC 为程序计数器（具有自增功能），M 为主存（受 R
15、/W#信号控制），AR 为地址寄存器，DR为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号 G 控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 yi表示 y 寄存器的输入控制信号，R 1o为寄存器 R1的输出控制信号，未标字符的线为直通线，不受控制。 “ADD R2,R0”指令完成(R 0)+(R2)R 0的功能操作，画出其指令周期流程图，假设该指令的地址已放入 PC 中。并在流程图每一个 CPU 周期右边列出相应的微操作控制信号序列。 若将（取指周期）缩短为一个 CPU 周期，请先画出修改数据通路，然后画出指令周期流程图。6 某机的指令格式如下所示X 为寻址
16、特征位：X=00：直接寻址；X=01：用变址寄存器 RX1寻址；X=10：用变址寄存器 RX2寻址；X=11：相对寻址设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H 代表十六进制数），请确定下列指令中的有效地址：4420H 2244H 1322H 3521H6 一种二进制 RS 型 32 位的指令结构如下：其中 OP 为操作码字段，X 为寻址模式字段，D 为偏移量字段，其寻址模式定义为有效地址 E 算法及说明列表如下：请写出 6 种寻址方式的名称。7 设计题（15 分）CPU 的数据通路如图 1 所示。运算器中 R0R 3为通用寄存器，DR 为数据缓冲寄存器，PSW
17、 为状态字寄存器。D-cache 为数据存储器，I-cache 为指令存储器，PC 为程序计数器（具有加 1 功能），IR 为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如 LR0表示读出 R0寄存器，SR 0表示写入 R0寄存器。机器指令“LDA(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器 R0 中。请画出该取数指令周期流程图，并在 CPU 周期框外写出所需的微操作控制信号。（一个 CPU 周期有 T1T 4四个时钟信号，寄存器打入信号必须注明时钟序号）6 某机器单字长指令为 32 位，共有 40 条指令，通用寄存器有 128
18、个，主存最大寻址空间为 64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。7 CPU 的数据通路如图 1 所示。运算器中 R0R 3为通用寄存器，DR 为数据缓冲寄存器，PSW 为状态字寄存器。D-cache 为数据存储器，I-cache 为指令存储器，PC 为程序计数器（具有加 1 功能），IR 为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如 LR0表示读出 R0寄存器，SR 0表示写入 R0寄存器。机器指令“STO R1,(R2)”实现的功能是：将寄存器 R1 中的数据写入到以（R2）为地址的数存单元中。
19、请画出该存数指令周期流程图，并在 CPU 周期框外写出所需的微操作控制信号。（一个 CPU 周期含 T1T 4四个时钟信号，寄存器打入信号必须注明时钟序号）（ 1 ） 存储系统中加入 chche 存储器的目的是什么？有哪些地址映射方式，各有什么特点？（ 2 ） 画出 DMA 传送数据流程图。5 判断以下三组指令中各存在哪种类型的数据相关？I1 LDA R1,A ;M(A)R1,M(A)是存储器单元I2 ADD R2,R1 ;(R2)+(R1)R2I3 ADD R3,R4 ;(R3)+(R4)R3I4 MUL R4,R5 ;(R4)(R5)R4I5 LDA R6,B ;M(B)R6,M(B)是存储器单元I6 MUL R6,R7 ;(R6)(R7)R6
