1、数字音视频技术实验指导书北方民族大学信息工程系2012 年三月目 录数字音视频技术教学大纲 1图像、语音和网络处理系统简介 4实验一 运动图像检测 18实验二 JPEG2 编码解码 21实验三 MPEG-2 编码解码 .25实验四 H.263 编码解码 .30实验五 H.264/AVC 编码解码 .35实验六 H.264/AVC 帧间编码 .40数字音视频技术教学大纲(供信息工程本科专业使用)适用专业：通信工程、信息工程课程类别：专业任选课课程性质：选修课实验类别：专业实验一、学时与学分1.课程总学时：542.课程总学分：2.53.实验学时：124.实验学分：0二、实验教学目标与基本要求本课程
2、是理论性较强的课程，实验教学可以加深学生对理论教学的理解，提高学习的兴趣和动手能力，为将来进一步的数字音视频技术的学习与使用打下基础。设置数字音视频技术实验的目的是要让学生理解实际应用中如何处理数字音频、视频的输入与输出；主要任务是使学生深入理解和掌握数字音频，视频方面的一些基本处理技术。三 内容简介实验内容主要包括：实验一 运动图像检测。在 ICETEK-DM642-PCI 板上实现多通道图像的动态检测输入，将摄入的视频图像首幅作为参考帧，计算当前输入与参考帧的差别，产生检测图。实验二 JPEG2 编码解码。在 ICETEK-DM642-PCI 板上实现 JPEG2 的编码解码，将摄入的视频
3、图像首先进行编码，产生 JPEG2 码流，再由解码程序处理该码流，生成目标视频送显示设备显示。实验三 MPEG-2 编码解码。在 ICETEK-DM642-PCI 板上实现 MPEG-2 的编码解码，将摄入的视频图像首先进行编码，产生 MPEG-2 码流，再由解码程序处理该码流，生成目标视频送显示设备显示。实验四 H.263 编码解码。在 ICETEK-DM642-PCI 板上实现 H.263 编码解码，将摄入的视频图像首先进行编码，产生 H.263 码流，再由解码程序处理该码流，生成目标视频送显示设备显示。实验五 H.264/AVC 编码解码。在 JM8.4 视频标准测试模型上，实现 For
4、eman.qcif 等视频序列的编码解码，并修改一些基本参数，查看结果。实验六 语音滤波处理。设计一个语音采集-回放任务，用 48K/秒的采样率采集立体声音频输入，用给定的 FIR 滤波参数处理后再播放出来。四、参考教材1、 数字视频图像处理 ，全子一编著，电子工业出版社，2005 年。2、 数字视音频技术 ，刘毓敏编著，电子工业出版社，2002 年。3、 数字图像压缩编码 ，张春田，苏育挺，张静编著，清华大学出版社，2006 年。五、考核方式以每次实验验收和实验报告评阅的方式进行考核。六、实验设备及器材配置实验设备瑞泰生产的 ICETEK-DM642-PCI 图像、语音仿真实验系统，共 13
5、 套。计算机一台。七、实验项目一览适用专业、年级 信息工程、通信工程专业三、四年级总学时实验学时 5412序 号 实验项目名称 实验内容摘要学 时 实验要求 实验类型 每组人数 面向专业 编号 备注1 运动图像检测将摄入的视频图像首幅作为参考帧，计算当前输入与参考帧的差别，产生检测图2 必做 验证型 2 080609Y2 JPEG2 编码解码将摄入的视频图像首先进行编码，产生 JPEG2 码流，再由解码程序处理该码流，生成目标视频送显示设备显示2 必做 验证型 2 080609Y3 MPEG-2 编码解码将摄入的视频图像首先进行编码，产生 MPEG-2 码流，再由解码程序处理该码流，生成目标视
6、频送显示设备显示2 必做 验证型 2 080609Y4 H.263 编码解码将摄入的视频图像首先进行编码，产生 H.263 码流，再2 必做 验证型 2 080609Y由解码程序处理该码流，生成目标视频送显示设备显示5 H.264/AVC 编码解码在 JM8.4 视频标准测试模型上，实现 Foreman.qcif 等视频序列的编码解码，并修改一些基本参数，查看结果2 必做 综合型 2 080609Y6 语音滤波处理用 48K/秒的采样率采集立体声音频输入，用给定的 FIR滤波参数处理后再播放出来2 必做 验证型 2 080609Y制定人：马宏兴 2006 年 12 月 24 日审核人：张广忠
7、2006 年 12 月 30 日批准人：任维桢 2006 年 12 月 31 日图像、语音和网络处理系统简介一、硬件清单1DSP 系统板(1) ICETEK-DM642-PCI 系统板 1 块。(2) 系统板+5V 供电电源转接线 1 根，两边均为带孔的插头。2仿真器（可选）(1) ICETEK-5100USBV2.0 仿真器 1 个，JTAG 接头带封针。(2) USB 电缆连接线 1 根，两边插头一扁一方。3摄像头(1) 标准 PAL 制摄像头 1 个。(2) 摄像头供电 +12V 电源转接线 1 根。(3) 视频转接线 1 根，一端为 Q9 插头连接摄像头，另一端为莲花插头连接DM642
8、 系统板。(4) 标准 PAL 制摄像头支架 1 个。4TV 显示器(1) 标准 PAL/NTSC 制 TV 显示器 1 个。(2) 显示器信号转接线 1 根，一端有黑色与 TV 显示器接头连接的插头，另一端有黑色带孔+12V 电源连接插头，黄色和红色莲花视频输入插头。(3) 标准 PAL/NTSC 制 TV 显示器支架 1 个。5其他连线(1) 串行通信连接线 1 根。两端均为“D”形 9 芯插头。(2) 网络连接线 1 根。(3) 音频信号转接线 2 根。两端均为三触点立体声插头。6实验箱(1) 三芯 220V 电源连接线一根。二、硬件安装1将与 ICETEK-DM642-IDK-M 有关
9、的电源切断，保证所有电缆均不带电操作。2在连接前使用者需要释放身上带有的静电，以防静电击毁集成电路器件。3按照实验需要连接硬件，未使用的连线可以不接。4必须连接的连线：外接 220V 电源连接线、USB 连接线、JTAG 连线、DSP系统板+5V 电源连接线。5做视频输入/输出实验时需要的连线：摄像头+12V 电源连接线、复合视频输入连线、第一路复合视频输入连线、第二路复合视频输入连线；连接视频连线接头、显示器+12V 电源连接线、复合视频输出连线、 VGA 输出连线(来自 VGA 显示器)。6做音频输入/输出实验时需要的连线：音频输入连线 (音频信号转接线)、音频输出连线( 耳机或扬声器输入
10、连线)。7做串口输入/输出实验时需要的连线：RS-232 串口通信线。8做网络输入/输出实验时需要的连线：标准网络连线。三、ICETEK-DM642-PCI 评估板简介图像、语音和网络处理系统是建立在 ICETEK-DM642-PCI 评估板基础上的实验系统， ICETEK-DM642-PCI 评估板是一个低功耗独立的开发平台，可对 TI 的C64xx DSP 系列进行评测和开发应用。ICETEK-DM642-PCI 评估板还可以作为TMS320DM642 DSP 芯片设计的硬件参考板。图 1 DM642 评估板示意图ICETEK-DM642-PCI 评估板的主要特点包括： 600MHz 的
11、TMS320DM642 DSP 芯片； 独立的、标准的 PCI 总线结构，可以作为协处理板使用； 4 路视频端口PAL/NTSC 制式或 S 端子； 4M*64bit 同步动态存储器（SDRAM） ，存储多达 32 帧图像； 832M 位 Flash，可以写进大量程序，具备自启动功能，可作为嵌入式的产品使用； AIC23 立体声数字信号编解码器； 10100M 以太网端口； 通过编写在 FPGA 内部的寄存器，实现对板卡硬件功能的软件配置； 导入加载选项配置（Boot Loader） ； 板上 JTAG 仿真接口； 8 个用户指示灯； 单+5V 电压供电； 扩展背板接口； 标准 RS232 串
12、口通讯：两路，每路可高于 115.2k/s。ICETEK-DM642-PCI 评估板上的 DSP 芯片通过 64bit 的 EMIF 接口或 8/16bit 的3 路视频接口连接板上外围设备。SDRAM、Flash、FPGA 和 UART 每一个设备占用其中的一个接口。EMIF 接口也连接扩展背板接口，扩展背板接口用来连接背板。评估板上的视频解码器和编码器连接到视频端口和扩展连接器上。评估板上的2 个解码器和 1 个编码器符合标准规范。OSD 功能由位于视频输出端口和视频解码器之间的外部 FPGA 执行。评估板上的 AIC23 多媒体编解码器允许 DSP 进行模拟音频信号的输出和接收。I2C
13、总线用来控制编解码器端口，McASP 被用来控制数据。模拟信号通过 3 个3.5mm 的音频插座进行输入输出，其相应的分别是麦克风输入（microphone input） 、直接输入（line input）和直接输出（line output） 。编解码器可以选择麦克风输入或直接输入作为主动输入，模拟输出被指定为直接输出接口。McASP 可以通过软件重新设定成为一个扩展接口。评估板包括八个指示灯，这些指示灯也是通过读写 FPGA 寄存器来进行控制的，可以利用这些指示灯进行交互式的反馈试验。ICETEK-DM642-PCI 评估板上有两个配置开关，允许用户对复位后的 DSP 进行状态控制选择。评估
14、板上的配置开关分别标示为 S1 和 S2。开关 S1 配置板卡的导入方式，导入方式在 DSP 开始执行时使用。默认情况下，开关量被配置在 EMIF 导入小模式下（输出 8bit Flash） 。下表显示了开关 S1 的设置。插上跳线帽连通为 ON，拔下跳线帽断开为 OFF。表 1 开关量 S1 配置方式S1-2 S1-1 配置描述Off Off No BootOff On HPI/PCI BootOn Off ReservedOn* On*EMIF boot from 8-bit Flash *开关量 S2 控制选择 DSP 的模式和 PCI ROM 的使能。下表显示了开关 S2 的设置。表
15、2 开关量 S2-1 配置方式S2-1 配置描述Off* PCI EEPROM DisabledOn PCI EEPROM Enabled表 3 开关量 S2-2 配置方式S2-2 配置描述Off* Little Endian ModeOn Big Endian Mode注：“*”为缺省设置下图显示了开关变量在 ICETEK-DM642-PCI 评估板上的具体位置。图 2 配置开关 S1 和 S2 位置ICETEK-DM642-PCI 评估板的运作是通过主电源（J10）输入+5V 电源或通过PCI 插槽供电。在内部，+5V 输入电源被整流分为+1.4V 和+3.3V 。+1.4V 的电压被提供
16、给 DSP 处理器，+3.3V 的电压提供给 DSP 内的 I/O 和评估板上其他芯片。电源的端口是 2.1mm 的桶式插孔。单独的电源芯片用来为 FPGA 芯片和视频输入输出提供电压。四、实物描述4.1 评估板版面布局ICETEK-DM642-PCI 评估板为 290110mm 的多层板，由一个外扩的+5V 电源供电。图 3 显示了 ICETEK-DM642-PCI 评估板的布局示意图。图 3 ICETEK-DM642-PCI 评估板S1-2S1-1S2-2 S2-1J1J2J3J4J5J6J7 J8 J9J10J11J12 J13_1J13_2J14J15J16J17J18J19(背面)
17、J21DC_P1 DC_P3 DC_P24.2 连接器ICETEK-DM642-PCI 评估板为了用户在板卡上存取各种信号，共提供了 24 个连接器。表 4：ICETEK-DM642-PCI 评估板连接器连接器 针脚 功能J1 4 S端子视频输出J2 2 视频输出-红或色度J3 2 视频输出-绿或灰度J4 2 视频输出-兰或复合视频J5 15 VGA视频输出J6 6 FPGA Optional JTAG Programmer Header连接器 针脚 功能J7 14 JTAGJ8 8 EthernetJ9 3 SPDIFJ10 2 单+5V电压输入 J11 9 RS-232J12 10 RS-
18、232J13_1 2 线形音频输入J13_2 2 麦克风输入J14 2 线形音频输出J15 2 复合视频输入J16 4 S端子视频输入J17 2 复合视频输入J18 2 复合视频输入J19 60 60针仿真接口(bottom side)J21 124 PCI总线接口DC_P1 90 背板接口1DC_P2 90 背板接口2DC_P3 90 背板接口34.2.1 J1，S 端子视频输出连接器J1 是一个四针的低噪声连接器，连接到输出显示驱动。连接器直接通过 Phillips SAA7105 视频编码器驱动。下图显示了连接器的外观。表5：J1，低噪声连接器针脚 信号名称1 地2 地3 Luma (Y
19、)4 Chroma (C)图 4 正视，低噪声连接器4.2.2 J2，视频输出-红或色度J2 是当解码器工作在 R-G-B 模式时驱动 RED 信号使用的一个 RCA 插座。在当前的工作模式下驱动 U、V 组成的视频信号也使用 J2 输出口。下图显示连接器的外观。图 5 J2，RAC 插座4.2.3 J3，视频输出-绿或灰度J3 是一个 RCA 插座用来连接 GREEN 视频显示驱动。这个连接器直接通过SAA7105 视频编码器驱动。在当前的工作模式下输出 Y 视频信号使用 J3 输出口。下图显示连接器的外观。图 6 J3，RAC 插座4.2.4 J4，视频输出-兰或混合视频J4 是连接 RG
20、B 驱动的 Blue 信号使用的一个 RCA 插座。这个连接器直接通过SAA7105 视频编码器驱动。在当前工作模式下输出混合视频信号时使用 J4 输出口。下图显示连接器的外观。图 7 J4，RAC 插座4.2.5 J5，PC 视频输出连接器J5 连接器提供个人标准计算机 15 针高密度 D 型插孔视频输出。下表列出了通过各针脚的信号。表6：J5，PC 视频输出连接器针脚 信号名称1 红2 绿3 兰4 无连接5 地6 地7 地8 地9 控制10 地11 无连接12 无连接13 水平同步14 垂直同步15 无连接4.2.6 J6，FPGA 编程接口J6 连接器是一个允许 JTAG 编程 FPGA
21、 的 23 双排插针，U8 。下表列出了通过各针脚的信号。表7：J6, FPGA 编程连接器针脚 信号名称1 +3.3V2 Ground3 FPGA-TCK4 FPGA-TDI5 FPGA-TDO6 FPGA-TMS4.2.7 J7，JTAG 端口ICETEK-DM642-PCI 评估板提供了 14 针的插针接口，J7。JTAG 仿真器通过这个标准的接口对 TI 的 DSP 进行仿真。下图显示了连接器的各针脚输出。图 8 JTAG 端口4.2.8 J8，以太网连接器连接器 J8 是一个标准的 RJ-45 以太网连接器。下表列出了通过各针脚的信号。表8：J8 连接器针脚输出针脚 信号名称1 LX
22、T TXD2 LXT TXM3 LXT RXP4 Terminator 15 Terminator 26 LXT RXM7 Terminator 38 Terminator 44.2.9 J9，扩展连接器当工作在 SPDIF 模式 ICETEK-DM642-PCI 评估板有能力通过片上的 McASP 驱动 SPDIF 音频输出。这个输出经过缓冲，连接到垂直安装在板卡上的 J9RCA 插座。下图显示连接器的外观。图 9 J9，RAC Jack4.2.10 J10，+5V 输入连接器ICETEK-DM642-PCI 评估板可以独立的供电，也可以通过 PCI 总线供电。输入仅提供 5V 的电压。独立
23、供电模式下，5V 电源连接到 ICETEK-DM642-PCI 评估板的 J10 连接器上。连接器的外径为 5.5mm，内径为 2.1mm。下图显示了 J10 的外观。图 10 J10，+5 V 输入连接器4.2.11 J11，J12，RS-232 连接器ICETEK-DM642-PCI 评估板具有板上 TLC16C752 双重 UART。UART A 通过MAX3243 RS-232 驱动缓冲，发送到 9 针 D 型插针，J11。UART B 通过 MAX3243 RS-232 驱动缓冲，发送到 52 双排插针，J12。J11 连接器的针脚位置显示在下图中。图 11 J11, DB9 插针连
24、接器针脚数和它们相应的信号显示在下表中。这对应于个人计算机上的标准双排DB-9 连接器。表9：J11，RS-232 输出针脚针脚 信号名称 方向1 DCD In2 RXD In3 TXD Out4 DTR Out5 GND N/A6 DSR In7 RTS Out8 CTS In9 RI In下表显示了 J12 的针脚数和它们相应的信号。表10：J12，5x2 输出针脚针脚 信号名称 方向 针脚 信号名称 方向1 DCD In 2 RXD In3 TXD Out 4 DTR Out5 GND N/A 6 DSR In7 RTS Out 8 CTS In9 RI In 10 Not Used N
25、/A4.2.12 J13，麦克风/音频输入连接器J13 是音频输入和麦克风输入的连接器。麦克风的输入是 3.5mm 立体声插销，使用时插入 J13_2。下图显示了插销上的信号。图 12 麦克风立体声插销音频直接输入是立体声输入。输入的是 3.5mm 立体声插销，使用时插入 J13。下图显示了插销上的信号。图 13 音频线形输入立体声插销4.2.13 J14，音频线形输出连接器音频直接输出是立体声输出。输出的连接器是 3.5mm 的立体声插销。下图显示了插销上的信号。图 14 音频线形输出立体声插销4.2.14 J15，捕获视频输入端口 1 连接器J15 是 RCA 插座，用来为捕获通道 1 捕
26、获合成视频。这个接口直接通过 Phillips SAA7115 视频解码器驱动。下图显示了接口的外观。图 15 J15，RCA 插座4.2.15 J16，捕获 S-Video 输入端口 1 连接器J16 是一个连接到 S-Video 输入捕获通道 1 的 4 针低噪声连接器。这个接口直接通过 Phillips SAA7115 视频解码器驱动。下图显示了接口的外观。图 16 正视，低噪声连接器表11：J1，低噪声连接器针脚 信号名称1 Ground2 Ground3 Luma (Y)4 Chroma (C)4.2.16 J17，捕获视频输入端口 2 连接器J17 是一个连接合成视频源到捕获通道
27、2 的 RCA 插座。这个接口直接通过Phillips SAA7115 视频解码器驱动。下图显示了接口的外观。图 17 J17，RCA 插座4.2.17 J18，捕获可选择视频输入端口 2 连接器J18 是一个连接合成视频源到捕获通道 2 的 RCA 插座。这个接口直接通过Phillips SAA7115 视频解码器驱动。下图显示了接口的外观。图 18 J18，RCA 插座4.2.18 J19，60 针仿真连接器60 针的仿真连接器被安装在 ICETEK-DM642-PCI 评估板的底部。这个连接器具有高级的仿真功能。下表分 4 纵列，每列 15 个显示了连接器的信号。表12：J19，60针仿
28、真接口Row # Column A信号名称 Column B信号名称 Column C信号名称 Column D信号名称1 Ground IDO ID2 Ground2 Ground TMS EMU18 Ground3 Ground EMU17 TRSTn Ground4 Ground TDI EMU16 Ground5 Ground EMU14 EMU15 Ground6 Ground EMU12 EMU13 Ground7 Ground TDO EMU11 Ground8 TYPE0 TVD TCLKRTN TYPE19 Ground EMU9 EMU10 Ground10 Ground
29、EMU7 EMU8 Ground11 Ground EMU5 EMU6 Ground12 Ground TCLK EMU4 Ground13 Ground EMU2 EMU3 Ground14 Ground EMU0 EMU1 Ground15 Ground ID1 ID3 Ground4.2.19 J21，PCI 连接器J21 连接器是板卡边缘的 PCI 端口。这个端口分“A”边和“B”边。因为卡上设置的刻痕针脚是不相邻的。 “B”边在板卡的上边。I/O 指向区域参考 PCI 插槽。表 13：P2，PCI Connector， “A”Side针脚 信号 I/O 描述 针脚 信号 I/O 描述
30、1 TRST- Not Used 2 +12 Volts Not Used3 TMS Not Used 4 TDI I/O Tied to TDO5 +5 Volts +5 Volts Power 6 INTA O Interrupt Out7 INTC O Interrupt Out 8 +5 Volts +5 Volts Power9 Rsvd Not Used 10 +V I/O Not Used11 Rsvd Not Used 12 Key Key13 Key Key 14 +3.3 Volts Not Used15 RST I PCI_Resetn 16 +V I/O O Not U
31、sed17 GNT- O Grant 18 GND Ground19 PME 20 AD30 I/O/Z Address/Data 3021 +3.3 Volts Not Used 22 AD28 I/O/Z Address/Data 2823 AD26 I/O/Z Address/Data 26 24 GND25 AD24 I/O/Z Address/Data 24 26 IDSEL I Initialization Device Select27 +3.3 Volts Not Used 28 AD22 I/O/Z Address/Data 2229 AD20 I/O/Z Address/D
32、ata 20 30 GND Ground31 AD18 I/O/Z Address/Data 18 32 AD16 I/O/Z Address/Data 1633 +3.3 Volts Not Used 34 FRAME I Frame35 GND Ground 36 TRDY- I/O/Z Target Ready37 GND Ground 38 STOP I/O/Z Stop Direction39 +3.3 Volts Not Used 40 SDONE O Done41 SBO 42 GND Ground43 PAR I/O/Z Parity 44 AD15 I/O/Z Address
33、/Data 1545 +3.3 Volts Not Used 46 AD13 I/O/Z Address/Data 1347 AD11 I/O/Z Address/Data 11 48 GND Ground49 AD9 I/O/Z Address/Data 9 50 Key Key51 Key Key 52 C/BE0 Command/Byte Enable053 +3.3 Volts Not Used 54 AD6 I/O/Z Address/Data 655 AD4 I/O/Z Address/Data 4 56 GND Ground57 AD2 I/O/Z Address/Data 2
34、58 AD0 I/O/Z Address/Data 059 +V I/O Not Used 60 REQ64 Not Used61 +5 Volts +5 Volts Power 62 +5 Volts +5 Volts Power下表显示了连接器“B”边的信号。表 14：P2，PCI Connector， “B”Side针脚 信号 I/O 描述 针脚 信号 I/O 描述1 -12 Volts Not Used 2 TCK I Not Used3 GND Ground 4 TDO I Tied to TDO5 +5 Volts +5 Volt Power 6 +5 Volts I +5 Vol
35、t Power7 INTB- Interrupt OUT 8 INTD- Interrupt Out9 PRSNT1 O Power Requirement 10 Rsvd11 PRSNT2 O Power Requirement 12 Key Key13 Key Key 14 Rsvd15 GND Ground 16 CLK System Clock17 GND Ground 18 REQ19 +V I/O Not Used 20 AD31 I/O/Z Address/Data 3121 AD29 I/O/Z Address/Data 29 22 GND Ground23 AD27 I/O/
36、Z Address/Data 27 24 AD25 I/O/Z Address/Data 2525 +3.3 Volts Not Used 26 C/BE3 I/O/Z Command/Byte Enable 327 AD23 I/O/Z Address/Data 23 28 GND Ground29 AD21 I/O/Z Address/Data 21 30 AD19 I/O/Z Address/Data 1931 +3.3 Volts Not Used 32 AD17 I/O/Z Address/Data 1733 C/BE2 I/O/Z Command/Byte Enable 2 34
37、GND Ground35 IRDY- I Initiator Ready 36 +3.3 Volts Not Used37 DEVSEL- I/O/Z Device Select 38 GND Ground39 LOCK I Resource Locked 40 PERR I/O/Z Parity Error41 +3.3 Volts Not Used 42 SERR O System Error43 +3.3 Volts Not Used 44 C/BE1 I/O/Z Command/Byte Enable 145 AD14 I/O/Z Address/Data 14 46 GND Grou
38、nd47 AD12 I/O/Z Address/Data 12 48 AD10 I/O/Z Address/Data 1049 M66EN O 66 Mhz Enable 50 Key Key51 Key Key 52 AD8 I/O/Z Address/Data 853 AD7 I/O/Z Address/Data 7 54 +3.3 Volts Not Used55 AD5 I/O/Z Address/Data 5 56 AD3 I/O/Z Address/Data 357 GND Ground 58 AD1 I/O/Z Address/Data 159 +V I/O Not Used 6
39、0 ACK64 Not Used61 +5 Volts +5 Volt Power 62 +5 Volts +5 Volt Power4.3 用户指示灯ICETEK-DM642-PCI 评估板提供 8 个用户指示灯（ DS1-DS8） 。指示灯的状态通过 0x9008 0017 位置的 FPGA 寄存器控制。这些灯的颜色和功能显示在下表中。表 15：ICETEK-DM642-PCI 评估板指示灯编号 颜色 功能DS1 红 可编程 FPGA LED 寄存器 D0DS2 红 可编程 FPGA LED 寄存器 D1DS3 红 可编程 FPGA LED 寄存器 D2DS4 红 可编程 FPGA LED
40、 寄存器 D3DS5 红 可编程 FPGA LED 寄存器 D4DS6 红 可编程 FPGA LED 寄存器 D5DS7 红 可编程 FPGA LED 寄存器 D6DS8 红 可编程 FPGA LED 寄存器 D74.4 系统状态指示灯ICETEK-DM642-PCI 评估板提供 5 个系统状态指示灯（ DS9-DS13） 。下表显示了个指示灯的功能和颜色。表 16：系统状态指示灯编号 颜色 功能DS9 红 7115（A）解码开始，初始化成功DS10 红 FPGA 加载成功DS11 红 复位灯，灯亮表示正在复位DS12 红 7115（B）解码开始，初始化成功DS13 绿 评估板通电指示灯4.5
41、 复位开关 S3ICETEK-DM642-PCI 评估板可以通过两种方法进行复位。第一种是电源复位。通过对 ICETEK-DM642-PCI 评估板的通断电进行复位。第二种是按下复位开关 S3。当这个开关被按下时，评估板处于复位状态。实验一 运动图像检测一实验目的1学习使用 RF-5 设计框架构造应用程序。2了解在 RF-5 平台上调用 DIFF(Difference)算术库。3学习运用 IDMA 规范综合 JPEG 编码和解码库。4了解使用 XDIAS 接口实现与算术库的协调工作。二实验设备计算机，ICETEK-DM642-IDK-M 实验箱。三实验原理实验程序在 ICETEK-DM642-
42、PCI 板上实现多通道图像的动态检测输入，图像采用 CIF 格式而输出采用 4 幅拼接在一起的 CIF 格式的图像。程序将摄入的视频图像首幅作为参考帧，调用 DIFF 算法计算之后的输入与参考帧的差别，产生检测图，再由 ROTATE 算法将输入图像的色差经过旋转生成色差调整图，再生成先经过DIFF 算法处理接着经过 ROTATE 算法处理过的检测图。1示意图通道 1：左上角图像显示当前活动视频。通道 2：当前视频与参考图的差别，由 DIFF 算法计算所得的动态检测图，它位于显示的右上角。如图，因为球的位置改变了，所以改变的地方及其阴影都被检测出来并显示成红色。通道 3：在左下角是一幅色差旋转变
43、换图。当前视频被调整色差信号，使得图图像采集通道 1通道 2通道 3通道 4ROTATEDIFFDIFFROTATE12341 23 4显示线程中方块和球都在改变颜色。通道 4：是通道 2 和通道 3 的合并结果，图像先作 DIFF 运算再作 ROTATE 运算。不只是方块，通道 2 中的运动部分都变成蓝色了。2程序分析(1)DIFF 完成的运算(此算法库相关源文件请见目录:ICETEK- DM642 - EDULab Lab534 - VideoMotionDetectdiff_ti)比较区域内所有象素并计算有差别象素的数目。如果有大于 DIFFTHRESHOLD(该阈值自定义)数目的象素不
44、同，转第 ，否则，停止。找出所有差异象素并改变颜色。(2)重新设置参考图像，修改标注颜色四实验步骤1实验准备(1)连接设备关闭计算机和实验箱电源。连接 ICETEK-5100USBV2.0 仿真器一端的黑色插头到 ICETEK-DM642-PCI板上 J7 插座(JTAG)，电缆上红色线要靠近“J7”丝印。连接+5V 电源线到 ICETEK-DM642-PCI 板上 J10 插座。连接实验箱中视频转接线的输入端连接到选配的摄像头或视频信号输入端子上，将转接线的输出端(两个接头)分别连接到 ICETEK-DM642-PCI 板上 J15 和 J16插座。连接实验箱中电视显示器接头到专用电视转接线
45、的相应插头，连接转接线的黄色莲花插头到 ICETEK-DM642-PCI 板上 J4 插座。用实验箱所配的电源转接线(两端均为带孔的插头)连接实验箱底板上+12V 电源输出插座到选配的摄像头上电源插座。将电视转接线上电源插头(带孔的黑色插头)插入实验箱底板上+12V 电源输出插座。(2)开启设备打开计算机电源。打开实验箱电源开关，注意 ICETEK-DM642-PCI 板上指示灯 DS10 亮，表示OSD FPGA 配置完成，与此同时，DS1DS8 全亮。附带的 USB 电缆连接计算机(最好使用 PC 机机箱后部的 USB 插座)和仿真器相应接口，注意仿真器上两个指示灯均亮。打开电视显示器开关
46、，可以看到彩条显示。双击运行桌面上“初始化 ICETEK-5100USB 仿真器” ，在弹出的 DOS 窗口中观察初始化操作结果。如果窗口中最后一行显示“This utility has successfully reset the controller.”，并提示“按任意键继续” ，表示成功地初始化仿真器，可按键盘上空格键继续下步操作。如果窗口中没有出现“按任意键继续” ，请关闭窗口，关闭实验箱电源，再将USB 电缆从仿真器上拔出，返回第步重试。如果窗口中出现“The adapter returned an error.”，并提示 “按任意键继续” ，表示初始化失败，请关闭窗口重试两三次，如
47、果仍然不能初始化则关闭实验箱电源，再将 USB 电缆从仿真器上拔出，返回第步重试。(3)设置 Code Composer Studio 为 Emulator 方式参见“Code Composer Studio 入门实验”相关部分。(4)启动 Code Composer Studio双击桌面上“CCS 2(C6000)”图标，启动 Code Composer Studio。成功后可看到 CCS 环境界面。2打开工程：工程目录:ICETEK-DM642-EDULabLab534-VideoMotionDetectprojectsevmdm 6423浏览工程中源程序并理解含义。4编译、连接、下载并运
48、行程序，观察显示结果。5加载 MotionDetect.gel。6选择菜单“GEL ”-“动态检测：设置参考图”-“setReference” 。7选择菜单“GEL ”-“动态检测：设置颜色”-“ChangeColor” ，可以修改差异颜色。8结束运行，退出工程。五实验结果图像采用 CIF 格式，输出采用 4 幅拼接在一起的 CIF 格式的图像。程序将摄入的视频图像首幅作为参考帧，调用 DIFF 算法计算之后的输入与参考帧的差别，产生检测图，再由 ROTATE 算法将输入图像的色差经过旋转生成色差调整图，再生成先经过 DIFF 算法处理接着经过 ROTATE 算法处理过的检测图。六实验要求1掌
49、握运动图像检测的理论知识；2观察通道 2、4 图像颜色变化，并记录；3改变 Y,Cb,Cr 数据，并记录改变前后图像的变化。七实验思考题1程序如何检测出运动的图像？以什么为依据？2如果物体未运动，通道 2、通道 3、通道 4 中如何对其处理？实验二 JPEG2 编码解码一实验目的1学习使用 RF-5 设计框架构造应用程序。2了解在 RF-5 平台上调用 JPEG 编码、解码库实现可编程控制的压缩质量和帧率的视频采集、显示功能。3学习运用 IDMA 规范综合 JPEG 编码和解码库。4了解使用 XDIAS 接口实现 JPEG 编码、解码库的协调工作。二实验设备计算机，ICETEK-DM642-IDK-M 实验箱。三实验原理实验程序在 ICETEK-DM642-PCI 板上实现 D1 格式的 JPEG2 编码和解码。程序将摄入的视频图像首先进行编码，产生 JPEG 压缩图，再由解码程序处理此压缩图，生成解压缩图像送显示设备显示。1数据流图数据流程：(1)输入设备提供的一帧图像被采集到输入缓存。(2)获得的数据由 YUV 4:2:2 格式进行重抽样变为 Y
