1、1实验箱简介一、实验箱的组成及特点1实验箱的供电实验箱的后方设有带保险丝管（0.5A）的 220V 单相交流三芯电源插座（配有三芯插头电源线一根） 。箱内设有一只降压变压器，供直流稳压电源。2两块大型（433 mm323mm）单面散敷铜印刷线路板，正面丝印有清晰的各部件、元器件的图形、线条和字符；反面则是装接其相应的实际元器件。该板上包含着以下各部分内容：（1）左下角装有带灯电源总开关一只。（2）高性能双列直插式圆脚集成电路插座 41 只（其中 40P 3 只，28P 2 只，24P，2 只，20P 4 只，16P 17 只，14P 9 只，8P 4 只） 。（3）900 多只高可靠的自锁紧式
2、、防转、叠插式插座。它们与集成电路插座、镀银针管座以及其它固定器件，线路等已在印制板面连接好。正面板上有黑线条连接的地方，表示内部（反面）已接好。采用高性弹性插件，这类插件，其插头与插座之间的导电接触面很大，接触电阻极其微小（接触电阻0.003,使用寿命10000 次以上） ，而且插头之间可以叠插，从而可形成一个立体布线空间，使用起来极为方便。（4）90 多根镀银长（15mm）紫铜针管插座，供实验接插小型电位器、电阻、电容等分立元件之用（它们与相应的锁紧插座已在印刷面连通） 。（5）2 只无译码 LED 数码管，其中“共阴” ， “共阳”各一只。八个显示段的管脚均已与相应的锁紧插座相连。（6）
3、6 位十六进制七段译码器与 LED 数码显示器每一位译码器均采用可编程器件 GAL 设计而成，具有十六进制全译码功能。显示器采用 LED 共阴极红色数码管（与译码器在反面已连接好） ，可显示四位 BCD 码十六进制的全译码代号：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。（7）4 位 BCD 码十进制码拔码开关组每一位的显示窗指示出 09 中的一个十进制数字，在 A、B、C、D 四个输出插口处输出相对应的BCD 码。每按一次“+”或“-”键，将顺序地进行加 1 计数或减 1 计数。若将某位拔码开关的输出 A、B、C、D 连接在“（6） ”的一位译码显示的输入端口 A、B、C
4、、D 处，当接通+5V 电源时，数码管将点亮显示出与拔码开关指示的一致的数字。（8）十六位 LED 发光二极管显示器及其电输入插口在连通+5V 电源后，当输入口接高电平时，所对应的 LED 发光二极管点亮：输入口接低电平时，则熄灭。（9）十六位逻辑开关及相应的开关电平输出插口提供 16 只小型单刀双掷开关与之对应的开关电平输出插口，当开关向上拔（即拨向“H” ）时，与之相对的输出插孔输出高电平 5V：当开关向下拨（即拨向“L” ）时，相对应的输出为低电平 0V。2（10）直流稳压电源提供15V，0.5A、5V，0.5A 直流稳压电源四路，每路均有短路保护自恢复功能，其中+5V 电源具有告警指示
5、功能。有相应的电源输出插口及相应的 LED 发光二极管指示。只要开启直流稳压电源处分开关，就有相应的直流稳压电源输出。实验板上标有“+5V”处，是指实验时须用导线将+5V 的直流电源引入该处，是电源+5V 的输入插口。（11）脉冲信号源 提供正、负输出单次脉冲一组； 输出四路 BCD 码基频、二分频、四分频、八分频，基频输出频率分 1Hz、1KHz、20KHz 三档粗调，每档附近又可进行细调；频率连续可调的计数脉冲信号源本信号源能在很宽的频率范围内（0.5Hz300KHz）调节输出频率，可用作低频计数脉冲源：在中间一段较宽的频率范围，则可用作连续可调的方波激励源。（12）五功能逻辑笔这是一支新
6、型的逻辑笔，它是用可编程逻辑器件 GAL 设计而成，具有显示五种功能的特点。只要开启+5V 直流稳压电源开关，用锁紧线从“输入”口接出，锁紧线的另一端可视为逻辑笔的笔尖，当笔尖点在电路中的某个测试点，面板上的四个指示灯即可显示出该点的逻辑状态：是高电平（“HL” ） 、低电平（“LL” ） 、中间电平（“ML” ）或高阻态（“HR” ） ；若该点有脉冲信号输出，则四个指示灯将同时点亮，故有五功能逻辑笔之称，亦可称为“智能型逻辑笔” 。（13）多功能智能测试仪本测试仪是用单片机开发而成的智能化仪器，基主要功能如下：能高速破译集成电路芯片型号可自动列出相同的其他可代用的芯片型号可对集成电路进行动态
7、老化和可靠性检测集成芯片测试范围为：74/54LS 系列，74/54HC/HCT/C 系列，CMOS40XX 系列，CMOS40XX 系列及部分常用模拟集成电路，全部种类达 548 种。智能化频率测量，频率测量范围：1Hz5MHz。周期测量，周期测量范围：2 微秒-5 微秒，测量精度：1 微秒。用作计数器，对脉冲信号进行计数。本测试仪的显示器采用七位共阴极绿色 LED 数码管。其使用方法为：将+5V 电源接到本测试仪的电源插孔处（即按实验板上虚线所示用连接线将+5V 插口与+5V 电源连接起来） ，显示器应显示“PC” ，当按“RST”键后，也显示“PC” ，表示已进入了测试初始状态。在显示“
8、PC”状态下，按一下“ENT”键，显示器将显示一闪动的“正弦曲线” （最后一个数码管显示隐 8 字） 。此时只要将集成电路夹于锁紧夹中，即能显示该芯片完整的型号，如74LS125、CD4046、CD4553 等，如有相同功能的其他型号芯片，将循环显示出本芯片及其他代用芯片的型号。3利用“” ，使待芯片放于夹子一段时间，这段时间中，该芯片的型号显示不变，则为合格，否则为不合格，但应排除同类多型号现象。操作时应注意：对于任何功能的实现，在按“ENT”键以前，不能在锁紧夹上放任何芯片：放置芯片的规则是将芯片的缺口朝上，使芯片的第一脚与夹子的第一脚（旁边有“”标记）对齐。在显示“PC”状态下，连续按动
9、“PCH”键，将依次显示如下功能符号：（“74LS” 、 “74HC”、“CD40”、 “CD45”、 “ANG”） “F500”、 “F1000”、 “F5000”、 “F1000”、 “CCP”、 “COU”，括号内的功能在本装置中未采用。A）选中“F500”后按“ENT”键，三秒钟后 7 位显示器全显示“0” ，此时即进入频率测量状态。将被测信号以“f 1”插口输入，即可以对小于 350KHz 的信号进行频率测量了。所测频率的最低单位为 Hz。B）大于 350KHz 的频率测量。操作方法同上，只是用键“FCH”选“F1000” 、 “F5000”或“F10000” ，用来分别测定 1M、
10、5M 或 10M 以内的频率。但应注意，此时的被测信号应以“f 1”插口输入，且需用锁紧线将“f 1”插口与“COM”插口连接起来。所测结果的最低单位仍为 Hz。按“FCH”键至“CCP” ，再按“EAT”键，即进入周期测量状态。测量线接线方法与小于 350KHz 频率测量的方法相同。显示数最低单位是微秒。 （注意：此功能下，在被测信号输入以前，显示器并不会象测频率那样显示“0”：输入被测信号的频率不应大于 500KHz） 。连续按“FCH”键至“COU” ，按“ENT”键，即乾主计数状态，此时，将脉冲信号输入“f 1”插口，本测试仪即开始对脉冲信号进行计数。再按“ENT”键，测试仪将对脉冲信
11、号进行第二次计数。（14）本实验箱还有 ispLSI（1016 或 2032）44 脚芯片插座（包括资源全开放式实验电路及下载线插座等） 。（15）实验板上还设有声响信号指示一路，设有实验用的蜂鸣器（BUZZ）一只，继电器一只，碳膜电位器五只（1K、10K、47K、100K、1M 各一只）按键盘 2 只，并附有充足的实验连接导线一套。（16）在本实验板上还装有一块 16655mm 的面包板，以保留传统面包板的优点。二、使用注意事项1使用前应先检查各电源及实验板上所有功能块的输出与显示是否正常。如一切均属正常，方可进入实验。2接线前务必熟悉实验板上各元器件的功能、参数及其接线位置，特别要熟知各集
12、成块插脚引线的排列方式及接线位置。3实验接线前必须先断开总电源与各分电源开关，严禁带电接线。4接线完毕，检查无误后，再插入相应的集成电路芯片才可通电，也只有在断电后方可插拔集成芯片。严禁带电插拔集成芯片。5实验始终，实验板上要保持整洁，不可随意放置杂物，特别是导电的工具和多余的导线等，以免发生短路等故障。6实验中需了解集成电路芯片的引脚功能及其排列方式时，可查阅实验指导书的附录部分。4实验一 TTL 集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握 TTL 集成与非门的逻辑功能和主要参数的测试方法2、掌握 TTL 器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验
13、原理本 实 验 采 用 双 四 输 入 与 非 门 74LS20， 即 在 一 块 集 成 块 内 含 有 两 个 互 相 独 立 的 与 非 门 ， 每 个 与 非 门 有 四 个输 入 端 。 其 逻 辑 框 图 、 符 号 及 引 脚 排 列 如 图 1(a)、 (b)、 (c)所 示 。(b) （a） (c) 图 1 74LS20 逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1” ，全“1”得“0” 。 ）其逻辑表达式为 Y 2、TTL 与非门的主要
14、参数(1) 输 出 低 电 平 VOL： 输 出 低 电 平 是 指 与非门的所有输入 端 都 接 高 电 平 时 的 输 出 电 平 值 。 测 试 电路 如 图 2（ a） 所示。（2）输出高电平 VOH：输出高电平是指与非门有一个以上输入 端 接 低 电 平 时 的 输 出 电 平 值 。 测 试 电路 如 图 2（ b） 所示。5+5VVOL+5VVOH（ a） （ b）图 2 VOH、V OL测试电路图(3)低电平输出电源电流 ICCL和高电平输出电源电流 ICCH与非门处于不同的工作状态，电源提供的电流是不同的。I CCL是指所有输入 端 悬 空 ， 输 出 端 空 载 时 ，电
15、源 提 供 器 件 的 电 流 。 ICCH是 指 输 出 端 空 截 ， 每 个 门 各 有 一 个 以 上 的 输 入 端 接 地 ， 其 余 输 入 端 悬 空 ， 电源 提 供 给 器 件 的 电 流 。 通 常 ICCL ICCH， 它 们 的 大 小 标 志 着 器 件 静 态 功 耗 的 大 小 。 器 件 的 最 大 功 耗 为PCCL VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。I CCL和 ICCH测试电路如图 3(a)、(b)所示。注 意 ： TTL 电 路 对 电 源 电 压 要 求 较 严 ， 电 源 电 压 VCC只 允 许 在
16、5V10 的范围内工作，超过 5.5V将损坏器件；低于 4.5V 器件的逻辑功能将不正常。(a) (b) (c) (d)图 3 TTL 与非门静态参数测试电路图(4)低电平输入电流 IiL和高电平输入电流 IiH。I iL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，I iL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望 IiL小些。6I iH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级
17、门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望 IiH小些。由于 IiH较小，难以测量，一般免于测试。IiL与 IiH的测试电路如图 3(c)、(d)所示。(5)扇出系数 NO扇出系数 NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因 此 有 两 种 扇 出 系 数 ， 即 低 电 平 扇 出 系 数 NOL和高 电 平 扇 出 系 数 NOH。 通 常 IiHI iL，则 NOHN OL，故常以 NOL作为门的扇出系数。NOL的测试电路如图 4 所示，门的输入端全部悬空，输出端接灌电流负载 RL，调
18、节 RL使 IOL增大，VOL随之增高，当 VOL达到 VOLm（手册中规定低电平规范值 0.4V）时的 IOL就是允许灌入的最大负载电流，则通常 NOL8(6)电压传输特性门的输出电压 vO随输入电压 vi而变化的曲线 vof(v i) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平 VOL、关门电平 VOff、开门电平 VON、阈值电平 VT 及抗干扰容限 VNL、V NH等值。测试电路如图 5 所示，采用逐点测试法，即调节 RW，逐点测得 Vi及 VO，然后绘成曲线。图 4 扇出系数测试电路 图 5 传输特性测试电路(7)平均传输延迟时间 tpd
19、tpd是衡量门电路开关速度的参数，它是指输出波形边沿的 0.5Vm至输入波形对应边沿 0.5Vm点的时间间隔，如图 6 所示。iLOI7(a) 传输延迟特性 (b) t pd的测试电路图 6图 6(a)中的 tpdL为导通延迟时间，t pdH为截止延迟时间，平均传输延迟时间为 tpd的测试电路如图 6(b)所示，由于 TTL 门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期 T 来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的 A 点为逻辑“1” ，经过三级门的延迟后，使 A 点由原来的逻辑“1”变为逻辑“
20、0” ；再经过三级门的延迟后，A 点电平又重新回到逻辑“1” 。电路中其它各点电平也跟随变化。说明使 A 点发生一个周期的振荡，必须经过 6 级门的延迟时间。因此平均传输延迟时间为TTL 电路的 tpd一般在 10nS40nS 之间。74LS20 主要电参数规范如表 1 所示表 1 参数名称和符号 规范值 单位 测 试 条 件导通电源电流 ICCL 14 mA VCC5V，输入端悬空，输出端空载截止电源电流 ICCH 7 mA VCC5V，输入端接地，输出端空载低电平输入电流 IiL 1.4 mAVCC5V，被测输入端接地，其他输入端悬空，输出端空载50 AVCC5V，被测输入端 Vin2.4
21、V，其他输入端接地，输出端空载。直流参数高电平输入电流 IiH1 mAVCC5V，被测输入端 Vin5V，其他输入端接地，输出端空载。)t(21tpdHLpd6Tpd8输出高电平 VOH 2.4 VVCC5V，被测输入端 Vin0.8V，其他输入端悬空，I OH400A。输出低电平 VOL 0.4 VVCC5V，输入端 Vin2.0V，IOL12.8mA。扇出系数 NO 8交流参数平均传输延迟时间 tpd 20 nsVCC5V，被测输入端输入信号：Vin3.0V，f2MHz。三、实验设备与器件1、+5V 直流电源 2、逻辑电平开关3、逻辑电平显示器 4、直流数字电压表5、直流毫安表 6、直流微
22、安表7、74LS202、1K、10K 电位器，200 电阻器(0.5W)四、实验内容在合适的位置选取一个 14P 插座，按定位标记插好 74LS20 集成块。1、74LS20 主要参数的测试(1)分 别 按 图 2、 3、 4、 6(b)接 线 并 进 行 测 试 ， 将 测 试 结 果 记 入 表 2 中。表 2VOH(V) VOL(V)ICCL(mA)ICCH(mA)IiL(mA)IOL(mA)tpd = T/6(ns)(2)接图 5 接线，调节电位器 RW，使 vi从 OV 向高电平变化，逐点测量 vi和 vO的对应值，记入表 3中。表 3Vi(V) 0 0.2 0.4 0.6 0.8
23、1.0 1.5 2.0 2.5 3.0 3.5 4.0 VO(V)2 验证 TTL 集成与非门 74LS20 的逻辑功能（1） 通过测试与非门输出电压进行验证。按图 7 接线，与非门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1” ，向下为逻辑“0” 。用万用表测量与非门的输出端电压。按表 4 的五种情况逐个验证集成iLON9块中两个与非门的逻辑功能。将所测电压填入表 4 右端。74LS20 有 4 个输入端，有 16 个最小项，在实际测试时，只要通过对输入 1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。表 4接逻
24、辑开关+5V图 7 测电压验证与非门逻辑功能逻辑图(2) 通过观察与非门输入输出电压波形进行验证。&ViVo&+5VVi Vo(a) （b) 图 8 测波形验证与非门逻辑功能图分别按图 8(a)、(b)接线，将其中一个输入端接信号发生器 TTL 方波（频率为 1kHz） ，用示波器观察两种电路的输入输出波形，记录于图 9(a)、(b)。VottViVottVi输 入 输 出An Bn Cn DnY1（V）Y2（V）1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0+5V10(a) (b)图 9 波形图五、实验报告1.实验所测数据要填入相应表格,所画波形要标出幅值和周期，并标
25、出单位。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。3、记录、整理实验结果，并对结果进行分析。4、实验总结及体会。六、集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图 1 所示。识别方法是：正对集成电路型号（如 74LS20）或看标记（左边的缺口或小圆点标记） ，从左下角开始按逆时针方向以1，2，3，依次排列到最后一脚（在左上角） 。在标准形 TTL 集成电路中，电源端 VCC一般排在左上端，接地端 GND 一般排在右下端。如 74LS20 为 14 脚芯片，14 脚为 VCC，7 脚为 GND。若集成芯片引脚上的功能标号为 NC，则表示该引脚为空
26、脚，与内部电路不连接。七、TTL 集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。2、电 源 电 压 使 用 范 围 为 4.5V 5.5V 之 间 ， 实 验 中 要 求 使 用 Vcc 5V。电源极性绝对不允许接错。3、闲置输入端处理方法(1) 悬空，相当于正逻辑“1” ，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。(2) 直接接电源电压 VCC（也可以串入一只 110K 的固定电阻）或接至某一固定
27、电压(2.4V4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。(3) 若前级驱动能力允许，可以与使用的输入端并联。4、 输 入 端 通 过 电 阻 接 地 ， 电 阻 值 的 大 小 将 直 接 影 响 电 路 所 处 的 状 态 。 当 R680 时，输入端相当于逻辑“0” ；当 R4.7 K 时，输入端相当于逻辑“1” 。对于不同系列的器件，要求的阻值不同。5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外） 。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。6、输出端不允许直接接地或直接接5V 电源，否则将损坏器件，有时为了 使 后 级 电 路 获
28、 得 较 高 的输 出 电 平 ， 允 许 输 出 端 通 过 电 阻 R 接 至 Vcc， 一 般 取 R35.1 K。11实验二 CMOS 集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握 CMOS 集成门电路的逻辑功能和器件的使用规则2、学会 CMOS 集成门电路主要参数的测试方法二、实验原理1、 CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路。CMOS 集成电路的主要优点是：(1)功耗低，其静态工作电流在 109 A 数量级，是目前所有数字集成电路中最低的，而 TTL 器件的功耗则
29、大得多。(2)高输入阻抗，通常大于 1010，远高于 TTL 器件的输入阻抗。(3)接近理想的传输特性，输出高电平可达电源电压的 99.9以上，低电 平 可 达 电 源 电 压 的 0.1 以下 ， 因 此 输 出 逻 辑 电 平 的 摆 幅 很 大 ， 噪 声 容 限 很 高 。(4)电源电压范围广，可在3V18V 范围内正常运行。(5)由于有很高的输入阻抗，要求驱动电流很小，约 0.1A，输出电流在5V 电源下约为 500A，远小于 TTL 电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，
30、所以在较高频率工作时，CMOS 电路的扇出系数一般取 1020。2、CMOS 门电路逻辑功能尽管 CMOS 与 TTL 电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门 CC4081，或门 CC4071，与非门 CC4011，或非门 CC4001 的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。3、CMOS 与非门的主要参数CMOS 与非门主要参数的定义及测试方法与 TTL 电路相仿，从略。4、CMOS 电路的使用规则由于 CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS 电路的使
31、用规则如下：(1) VDD接电源正极，V SS接电源负极（通常接地） ，不得接反。CC4000 系 列 的 电 源 允 许 电 压 在 3 18V 范 围 内 选 择 ， 实 验 中 一 般 要 求 使 用 5 15V。(2) 所有输入端一律不准悬空12闲置输入端的处理方法： a) 按照逻辑要求，直接接 VDD（与非门）或 VSS（或非门） 。 b) 在工作频率不高的电路中，允许输入端并联使用。(3) 输出端不允许直接与 VDD或 VSS连接，否则将导致器件损坏。(4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。(5) 焊接、测试和储存时的注意事项： a、电路应存放在
32、导电的容器内，有良好的静电屏蔽；b、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接； c、所有的测试仪器必须良好接地；三、实验设备与器件1、+5V 直流电源 2、双踪示波器3、连续脉冲源 4、逻辑电平开关5、逻辑电平显示器 6、直流数字电压表7、直流毫安表 8、直流微安表9、CC4011、CC4001、CC4071、CC4081、电位器 100K、电阻 1K四、实验内容1、 CMOS 与非门 CC4011 参数测试（方法与 TTL 电路相同）(1)测试 CC4011 一个门的 ICCL，I CCH，I iL，I iH(2)测试 CC4011 一个门的传输特性（一输入端作信
33、号输入，另一输入端接逻辑高电平）2、验证 CMOS 各门电路的逻辑功能，判断其好坏。验证与非门 CC4011、与门 CC4081、或门 CC4071 及或非门 CC4001 逻辑功能，其引脚见附录。以 CC4011 为例：测试时，选好某一个 14P 插座，插入被测器件，其输入端 A、B 接逻辑开关的输出插口，其输出端 Y 接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表 1 中。表 1图 1 与非门逻辑功能测试3、观察与非门、与门、或非门对脉冲的控制作用。输 入 输 出A B Y1 Y2 Y3 Y40 00 11 01 113选用与非门按图 2(a)、(b)接线，
34、将一个输入端接连续脉冲源（频率为 20KHz） ，用示波器观察两种电路的输出波形，记录之。然后测定“与门”和“或非门”对连续脉冲的控制作用。(a) (b)图 2 与非门对脉冲的控制作用五、预习要求1、复习 CMOS 门电路的工作原理2、熟悉实验用各集成门引脚功能3、画出各实验内容的测试电路与数据记录表格4、画好实验用各门电路的真值表表格5、各 CMOS 门电路闲置输入端如何处理？六、实验报告1、整理实验结果，用坐标纸画出传输特性曲线。2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。14实验三 组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理
35、1、 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图1 所示。图 1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。2、 组合逻辑电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1” 。设 计 步 骤 ： 根 据 题 意 列 出 真 值 表 如 表 1 所 示 ， 再 填 入 卡 诺 图 表 2 中。表 1
36、 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 115表 2 DABC 00 01 11 1000 01 111 1 1 110 1由卡诺图得出逻辑表达式，并演化成“与非”的形式ZABCBCDACDABD ABDCAB根据逻辑表达式画出用“与非门”构成的逻辑电路如图 2 所示。图 2 表决电路逻辑图用实验验证逻辑功能
37、在实验装置适当位置选定三个 14P 插座，按照集成块定位标记插好集成块 CC4012。按图 2 接线，输入端 A、B、C、D 接至逻辑开关输出插口，输出端 Z 接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表 1 进行比较，验证所设计的逻辑电路是否符合要求。三、实验设备与器件1、 5V 直流电源 2、 逻辑电平开关3、 逻辑电平显示器 4、 直流数字电压表3、 CC40112（74LS00） CC40123（74LS20） CC40301（74LS86）CC40811（74LS08） 74LS101(CC4023) CC40011 (74LS
38、02) 四、实验内容1、设计一个路灯控制电路。要求在 4 个不同的地方都能独立控制路灯的亮和灭。当一个开关动作后灯亮，则另一个开关动作后灯灭。要求用异或门实现。16要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。2、设计一个对两个 1 位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1” ，要求用与非门实现。3试用与非门设计一个监测信号灯工作状态的逻辑电路。其条件是，信号灯由红（用 R 表示） 、黄（用 Y 表示） 、緑（用 G 表示）三种颜色灯组成，正常工作时只能是红、緑或黄加上緑当中的一种灯亮。而当出现其它五
39、种灯亮状态时，电路发生故障，要求逻辑电路发出故障信号（故障信号由灯亮表示） 。五、实验预习要求1、 根据实验任务要求列出真值表。2、 由真值表列出逻辑表达式并化简。3、 由给定的逻辑门实现电路，画出逻辑图，并在图上标出芯片的引脚号。六、实验报告1按照组合逻辑电路的设计步骤，在实验报告中依次列出真值表，逻辑表达式并化成简式，然后画出由给定逻辑门实现的逻辑电路图。2、对所设计的电路进行实验测试，记录测试结果。3、实验总结及体会。实验四 译码器及其应用一、实验目的171、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定
40、的代码进行“翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。1、变量译码器（又称二进制译码器） ，用以表示输入变量的状态，如 2 线4 线、3 线8 线和 4 线16 线译码器。若有 n 个输入变量，则有 2n个不同的组合状态，就有 2n 个输出端供其使用。而每一个输出所代表的函数对应于 n 个输入变量的最小项。 以 3 线8 线译码器 74LS138 为例进
41、行分析，图 1(a)、(b)分别为其逻辑图及引脚排列。其中 A2 、A 1 、A 0 为地址输入端， 为译码输出端，S 1、 、 为使能端。表 1 为 74LS138 功能表当0Y72S3S1 1， 0 时 ， 器 件 使 能 ， 地 址 码 所 指 定 的 输 出 端 有 信 号 （ 为 0） 输 出 ， 其 它 所 有 输 出 端 均 无 信 号23（ 全 为 1） 输 出 。 当 S1 0， X 时，或 S1X， 1 时，译码器被禁止，所有输出同时23 23为 1。(a) (b)图 1 38 线译码器 74LS138 逻辑图及引脚排列18表 1输 入 输 出S1 +23A2 A1 A0
42、Y123Y456Y71 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一 个 输 入 端 输 入 数 据 信 息 ，器
43、 件 就 成 为 一 个 数 据 分 配 器 (又 称 多 路 分 配 器 )， 如 图 2 所示。若在 S1输入端输入数据信息， 0，地址码所对应的输出是 S1数据信息的反码；若从 端输入数据信息，令 S11 、 0， 地址2S3 2 3码所对应的输出就是 端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配2S器。根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。二进制译码器还能方便地实现逻辑函数，如图 3 所示，实现的逻辑函数是 Z A BC CBA图 2 作数据分配器 图 3 实现逻辑函数19利 用 使
44、能 端 能 方 便 地 将 两 个 3/8 译 码 器 组 合 成 一 个 4/16 译 码 器 ， 如 图 4 所示。2、数码显示译码器a、七段发光二极管(LED)数码管LED 数码管是目前最常用的数字显示器，图 5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。一个 LED 数码管可用来显示一位 09 十进制数和一个小数点。小型数码管（0.5 寸和 0.36 寸）每段发光二极管的正向压降，随显示光（通常为红、图 4 用两片 74LS138 组合成 4/16 译码器绿、黄、橙色）的颜色不同略有差别，通常约为 22.5V，每个发光二极管的点亮电流在 510mA。L
45、ED数码管要显示 BCD 码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）图 5 (c) LED 数码管符号及引脚功能20b、BCD 码七段译码驱动器此 类 译 码 器 型 号 有 74LS47（ 共 阳 ） ， 74LS48（ 共 阴 ） ， CC4511（ 共 阴 ） 等 ， 本 实 验 系 采 用 CC4511 BCD 码锁 存 七 段 译 码 驱 动 器 。 驱 动 共 阴 极 LED 数 码 管。图 6 为 CC4511 引脚排列 其中 图 6 CC4511 引脚排列
46、A、 B、 C、 D BCD 码输入端a、 b、 c、 d、 e、 f、 g 译 码输出端，输出“1”有效，用来驱动共阴极 LED 数码管。 测试输入端， “0”时，译码输出全为“1”LTLT 消隐输入端， “0”时，译码输出全为“0”BIBILE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在 LE0 时的数值，LE0为正常译码。表 2 为 CC4511 功能表。CC4511 内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过 1001 时，输出全为“0” ，数码管熄灭。 表 2输 入 输 出LE BILTD C B A a
47、 b c d e f g 显示字形 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐0 1 1 0 0 0 0 1 1 1 1 1 1 00 1 1 0 0 0 1 0 1 1 0 0 0 00 1 1 0 0 1 0 1 1 0 1 1 0 10 1 1 0 0 1 1 1 1 1 1 0 0 10 1 1 0 1 0 0 0 1 1 0 0 1 10 1 1 0 1 0 1 1 0 1 1 0 1 10 1 1 0 1 1 0 0 0 1 1 1 1 1210 1 1 0 1 1 1 1 1 1 0 0 0 00 1 1 1 0 0 0 1 1 1 1 1 1 10
48、 1 1 1 0 0 1 1 1 1 0 0 1 10 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐0 1 1 1 1 1 1 0 0 0 0 0 0 0 消隐1 1 1 锁 存 锁存图 7 CC4511 驱动一位 LED 数码管3编码器将具有特定意义的信息编成相应二进制代码的功能电路，称为编码器。编码级别有高低之分的编码器则称为优先编码器。如 74LS148 为 8 线-3 线优先编码器，其功能表如表 3 所示。对其逻辑功能说明如下。Y2、 Y1、 Y0为数码输出端，输出为 8421BCD 码的反码。IN0-IN7 为编码信号输入端，输入低电平 0 有效，表示有编码请求。在 IN0-IN
