数字电子技术实验指导书.doc

1、1数字电子技术实验指导书（韶关学院自动化专业用）自动化系2014 年 1 月 10 日实验室：信工 4052数字电子技术实验必读 本实验指导书是根据本科教学大纲安排的，共计 14 学时。第一个实验为基础性实验，第二和第七个实验为设计性实验，其余为综合性实验。本实验采取一人一组，实验以班级为单位统一安排。 1学生在每次实验前应认真预习，用自己的语言简要的写明实验目的、实验原理，编写预习报告，了解实验内容、仪器性能、使用方法以及注意事项等，同时画好必要的记录表格，以备实验时作原始记录。教师要检查学生的预习情况，未预习者不得进行实验。 2学生上实验课不得迟到，对迟到者，教师可酌情停止其实验。 3非本

2、次实验用的仪器设备，未经老师许可不得任意动用。 4实验时应听从教师指导。实验线路应简洁合理，线路接好后应反复检查，确认无误时才接通电源。5数据记录记录实验的原始数据，实验期间当场提交。拒绝抄袭。6实验结束时，不要立即拆线，应先对实验记录进行仔细查阅，看看有无遗漏和错误，再提请指导教师查阅同意，然后才能拆线。 7实验结束后，须将导线、仪器设备等整理好，恢复原位，并将原始数据填入正式表格中，经指导教师签名后，才能离开实验室。 3目录实验 1 TTL 基本逻辑门功能测试实验 2 组合逻辑电路的设计实验 3 译码器及其应用实验 4 数码管显示电路及应用实验 5 数据选择器及其应用实验 6 同步时序逻辑

3、电路分析实验 7 计数器及其应用4实验 1 TTL 基本逻辑门功能测试一、 实验目的1、熟悉数字电路试验箱各部分电路的基本功能和使用方法2、熟悉 TTL 集成逻辑门电路实验芯片的外形和引脚排列3、掌握实验芯片门电路的逻辑功能二、 实验设备及材料数字逻辑电路实验箱，集成芯片 74LS00（四 2 输入与非门） 、74LS04（六反相器） 、74LS08(四 2 输入与门)、74LS10（三 3 输入与非门） 、74LS20（二 4输入与非门）和导线若干。三、 实验原理1、数字电路基本逻辑单元的工作原理数字电路工作过程是数字信号，而数字信号是一种在时间和数量上不连续的信号。 （1）反映事物逻辑关系

4、的变量称为逻辑变量，通常用“0”和“1”两个基本符号表示两个对立的离散状态，反映电路上的高电平和低电平，称为二值信息。 （2）数字电路中的二极管有导通和截止两种对立工作状态。三极管有饱和、截止两种对立的工作状态。它们都工作在开、关状态，分别用“1” 和“0”来表示导通和断开的情况。 （3）在数字电路中，以逻辑代数作为数学工具，采用逻辑分析和设计的方法来研究电路输入状态和输出状态之间的逻辑关系，而不必关心具体的大小。2、TTL 集成与非门电路的逻辑功能的测试TTL 集成与非门是数字电路中广泛使用的一种逻辑门。实验采用二 4 输入与非门 74LS20 芯片，其内部有 2 个互相独立的与非门，每个与

5、非门有 4 个输入端和 1 个输出端。74LS20 芯片引脚排列和逻辑符号如图 2-1 所示。5图 2-1 74LS20 芯片引脚排列和逻辑符号与非门的逻辑功能是：“输入信号只要有低电平，输出信号为高电平；输入信号全为高电平，输出则为低电平” （即有 0 得 1，全 1 得 0） 。 在测试与非门的逻辑功能时，输入端接至逻辑拨位开关，开关向上为逻辑“1”，相应灯亮；开关向下为逻辑“0” ，相应灯不亮。输出端接发光二极管显示，亮为逻辑“1” ，不亮则为逻辑“0” 。四、 实验内容实验逻辑门集成芯片插在扩展板上。芯片 Vcc 电源为+5V， “GND”为地。74LS20 芯片按图 21 所示连接，

6、二进制的输入端 A、B、C、D 接逻辑拨位开关，灯亮为高电平逻辑“1” ，灯灭为低电平逻辑“0” ，输出端 Y 接发光二极管显示。按照真值表逐项测试。但是，对于 74LS20 芯片有 4 个输入端的与非门，有 16个最小项，根据与非门的逻辑功能，只要按表 21 所示的 5 项进行测试，便能判断与非门的逻辑功能是否正常。表 2-1 双 4 输入与非门 74LS20 功能测试输入端 输出端A B C D Y1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0同理，测试集成逻辑门芯片 74LS00、74LS04、74LS08、74LS10，分别自拟真值表，记录实验状态，总结各逻辑门

7、的逻辑功能。 五、 预习要求6（1） 复习 TTL 集成逻辑门的有关内容，认真阅读使用 TTL 门的注意事项。（2） 了解数字电路实验箱的结构、功能及使用方法。（3） 写出集成芯片 74LS00（四 2 输入与非门） 、74LS04（六反相器） 、74LS08（四 2 输入与门） 、74LS10（三 3 输入与非门） 、74LS20（二 4 输入与非门）的真值表。六、 实验报告与思考题(1)列表记录 74LS00、74LS04、74LS08、74LS10、74LS20 实验结果，写出各芯片的逻辑功能。(2)怎样判断门电路逻辑功能是否正常？(3)与非门一个输入端接连续脉冲，其余端什么状态时允许脉

8、冲通过？什么状态时禁止脉冲通过？附：实验 TTL 集成芯片引脚排列和逻辑符号7实验 2 组合逻辑电路的设计一、 实验目的1、加深理解组合逻辑电路的特点和一般分析方法。2、掌握组合逻辑电路的分析方法和设计方法。二、 实验设备及材料数字逻辑电路实验箱，集成芯片 74LS00（四 2 输入与非门） 、74LS04（六反相器） 、74LS10（三 3 输入与非门） 、74LS20（二 4 输入与非门）和导线若干。三、 实验原理组合逻辑电路的设计是指根据已知条件和所需实现的逻辑功能，设计出最简单的逻辑电路图。设计思想如图 2-1 所示，用门电路设计组合逻辑电路的步骤为1、根据题目逻辑问题的要求，确定输入

9、变量和输出变量“0”和“1”的含义，列出真值表。2、由于真值表写出逻辑函数表达式，或者直接画出函数的卡诺图。3、对逻辑函数化简或变换，得到所需的最简表达式。4、由最简表达式用给定的或相应的逻辑门构成电路，画出逻辑电路图。5、验证设计的正确性。图 2-1 组合逻辑电路的设计思路与步骤四、 实验内容组合逻辑电路的设计：4 位代码数字锁设计电路。使用最少的与非门、非门设计一把四位输入数字锁，如图所示，A,B,C,D 为输入的四个代码。每把锁有四位数字代码（如 0101，1001 等） 。不开锁时，既没8有输入（A,B,C,D 均为零） ，信号输出为 0（Z1=0，Z2=0） 。如果输入代码符合该锁的

10、代码时，锁才能被打开（ Z1=1，Z2=0） ；如果不符，开锁时，电路发出报警信号（Z1=0，Z2=1） 。五、 预习要求1、复习各种基本门电路的功能。2、设计 4 位代码数字锁设计电路，要求写出步骤（真值表、卡诺图、逻辑表达式） ，用实验给定的集成芯片实现逻辑电路。3、把所设计的逻辑电路利用 multisim 软件实现仿真并验证电路的正确性。9实验 3 译码器及其应用一、 实验目的1、掌握 3 线-8 线译码器的逻辑功能。2、掌握 3 线-8 线译码器的应用。3、掌握用中规模集成芯片 74LS138 实现逻辑函数和数据分配器的方法。二、 实验设备及材料数字逻辑电路实验箱，集成芯片 74LS2

11、0、74LS138三、 实验原理译码器是编码的逆过程，将二进制代码所表示的信息翻译出来，称为译码。实现译码功能的电路称为译码器。译码器在数字电路中应用广泛，不仅用于代码转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。常用的译码器有二进制译码器，二十进制译码器和七段译码器。不同的功能可选用不同种类的译码器。二进制译码器是将 n 位二进制代码译成电路的 2n种输出状态。一般原理如图 3-1 所示。图 3-1 译码器原理图中规模 3 线8 线译码器集成芯片 74HC138 含有输入使能端，n 个输入端，2n个输出端。当使能输入端满足要求时，输入一组代码，输出对应十进制的只有一个低电

12、平为有效电平，其余的输出为无效状态高电平。每一组输出所代表的函数对应于 n 个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就称为一个数据分配器（又称为多路数据分配器） 。中规模集成译码器 74LS138：1074LS138 是集成 3 线8 线译码器，在数字系统中应用比较广泛。 图 3-2 74LS138 译码器引脚排列图图 32 是其引脚排列。 其中 A2 、A 1 、A 0 为地址输入端， 为译码输出端， 为使能端。 四、 实验内容1、74LS138 译码器逻辑功能测试（验证性实验）集成芯片 74LS138 的 8 脚接地，1

13、6 脚接电源（+5V） ，使能端 E3接高电平，使能端 为低电平，输出端 分别接到 8 个发光二极管显示，以低电平灭灯显示十进制数，输入端接逻辑拨位开关，输入二进制数据。实验结果记入表 3-1 中。表 3-1 测试译码器 74LS138 逻辑功能表使能端 输入端 输出321A2 A1 A0 1234567 1 1 1 0 0 0 0 01 0 0 0 0 11 0 0 0 1 01 0 0 0 1 11 0 0 1 0 01 0 0 1 0 11 0 0 1 1 01 0 0 1 1 12、 集成芯片 74LS138 译码器的应用（设计性实验）11利用 74LS138 译码器和 74LS20

14、实现逻辑函数：利用 3 线8 线译码器能够产生 3 变量函数的全部最小项，实现 3 变量的逻辑函数。用 74LS138 实现逻辑函数 。画出实现电路原ABCCBAF理图，并利用 multisim 软件实现仿真，通过实验进行验证。自拟表格记录实验数据（表格必须有使能端、输入端、输出端的数据）五、 预习要求1、复习有关译码器的原理2、根据实验任务，画出所需的实验线路及记录表格，实验前并利用 multisim软件实现仿真六、 实验报告与思考题1、画出实验的原理图，记录实验结果，进行分析和小结。2、掌握用 3 线-8 线译码器实现逻辑函数的方法。实验 4 数码管显示电路及应用12一、 实验目的1、熟悉

15、七段共阴、共阳 LED 数码管的结构及其使用方法。2、熟悉共阴译码驱动电路的原理及使用方法。3、掌握数码显示电路的应用。二、 实验设备及材料数字逻辑电路实验箱共阴数码管，4 线七段译码/驱动器 74LS48。三、 实验原理4 线七段译码/驱动器是对给定的代码进行翻译，直观地用七段显示数字。显示与译码是配套使用的。在数字测量仪表和各种数字系统中，将数字量直观地显示出来。人们一方面可直接读取测量和运算的结果；另一方面可用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成的。如图 4-1 所示。图 4-1 数字显示电路组成方框

16、图1、LED 数码管数码的显示方式一般有三种：字型重叠显示式；分段显示式；点阵显示式。以分段显示式应用最为普遍。主要器件是七段发光二极管（LED）显示器。它可分为两种形式：一种是共阳极显示器，另一种是共阴极显示器。如图4-2，4-3 所示。（a）七段共阴发光二极管 （b）共阴引脚图图 4-2 七段共阴数码管13（a）七段共阳发光二极管 （b）共阳引脚图图 4-3 七段共阳数码管一个数码管可以显示一位 09 十进制数和一个小数点。小型数码管（0.5英寸和 0.36 英寸）每段发光二极管的正向压降，随着显示光（通常为红、绿、黄、橙色）的颜色不同而略有差别，通常约为 22.5V，每个发光二极管的点亮

17、电流在 510mA。LED 数码管要显示 BCD 码所表示的十进制数字需要有一个专门的译码器，该译码器不但要有译码功能，还要有相当的驱动能力。2、译码驱动器（1）4 线七段显示共阴极译码驱动器 74LS48半导体数码管可以用 TTL 或 CMOS 集成电路直接驱动，为此就需要用显示译码器将 BCD 代码译成数码管所需的驱动信号，以便使数码管用二进制数字显示出 BCD 代码所表示的数值。74LS48 是 BCD 输入，有上拉电阻能够配合七段发光二极管工作的 4 线七段译码/驱动器，它的逻辑符号如图 4-4（b）所示。D、C、B、A 是 BCD 码的输入端，Ya,Yb,Yc,Yg,是译码输出，用“

18、1”表示数码管中笔段的点亮状态，用“0”表示数码管中笔段的熄灭状态，译码/驱动器集成芯片引脚排列如图 4-4（a）所示。 为试灯端、 为灭零输入端，它们都是低电平有效。当 为低电平、 为高电平时，数码管输出全为 1，显示笔段“ ”字。当 为低电平且 DCBA 为 0000 时，数码管不显示，处于灭零状态。 为灭灯输入/灭零输出。 为灭灯输入端，当 是输出全为零； 为灭零输出端，该器件处于灭零状态时， ，否则， 。 主要是用来控制相邻的灭零功能。14(a）引脚排列 (b)逻辑符号图 4-4 4 线七段译码/驱动器 74LS48 的引脚排列和逻辑符号图 4-5 74LS48 数码管译码/驱动电路图

19、四、 实验内容74LS48 数码管译码/驱动器与数码管连接功能测试：将 74LS48 集成芯片的输入端 DCBA（按左高右低）分别接逻辑拨位开关，输出端分别接共阴数码管对应的字符。74LS48 的 3 脚 、4 脚 、 5 脚接逻辑拨位开关，16 脚接电源+5V，8 脚接地。数码管与 74LS48 译码/驱动器连接使用时，数码管的 3 脚引线必须接一个 100200 小电阻再连接到电路的地端，以限制数码管工作电流，否则可能会烧坏数码管。当芯片 74LS48 的 3 脚 为低电平，4 脚和 5 脚为高电平时，七段数码管全亮，用此方法可以检查译码器及数码管的好坏。译码器输入二进制代码（000011

20、11）时，3、4、5 脚应全为高电平。记录数码管中的七段显示高、低电平和显示的数字，将结果填入表 4-1 中。表 4-1 译码/驱动器 74LS48 与共阴数码管连接功能测试表输入 输出十进制或功能 试灯LT灭灯RBI D C B ABI/RBO Ya Yb Yc Yd Ye Yf Yg数码管显示记录0 1 1 0 0 0 0 1 1 1 1 1 1 1 0151 1 1 0 0 0 1 1 0 1 1 0 0 0 02 1 1 13456789101112131415灭灯 0 灭测灯 0 1 1灭零 1 0 0 0 0 0 0 灭五、 预习要求1、复习译码器和七段发光二极管的原理2、熟悉实验

21、内容，绘出译码器与数码管连接电路3、将实验电路利用 multisim 软件进行仿真。六、 实验报告与思考题1、 整理实验电路和实验数据，分析实验结果，验证数码显示电路的功能。2、译码器输出与数码管显示引脚之间为什么要接 100200 的小电阻？16实验 5 数据选择器及其应用一、 实验目的1、熟悉数据选择器集成芯片的逻辑功能2、掌握数据选择器的工作原理3、掌握用数据选择器构成组合逻辑电路、实现逻辑函数的方法二、 实验设备及材料数字逻辑电路实验箱，集成芯片 74LS151、74LS10三、 实验原理数据选择是指通过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为

22、数据选择器。数据选择器的特点是仅有1 个输出端，而输入部分有地址输入端和数据输入端两部分。它相当于一个多输入的单刀多掷开关，如图 5-1 所示。图中有 4 路数据输入 D0D 3,通过选择控制信号 A1、A 2（地址码） ，从四路数据中选中一路数据送至数据输出端。图 5-1 4 选 1 数据选择器示意图8 选 1 数据选择器集成芯片 74LS151:74LS151 是一种典型的集成数据选择器。它有 3 个地址输入端 S2、S 1、S 0和 选通端，有 8 位数据输入端 D0D 7,有两个互补输出端，分别是同相输出端EY 和反相输出端 。芯片引脚排列如图 5-2 所示。Y图 5-2 74LS15

23、1 芯片引脚排列17四、 实验内容1、测试 8 选 1 集成芯片 74LS151 的逻辑功能（验证性实验）在数字逻辑电路实验箱的扩展板插上芯片 74LS151，芯片 8 脚接地，芯片16 脚接电源+5V。输出端 Y 接发光二极管。记录实验结果，将结果记入表 5-1中。表 5-1 74LS151 逻辑功能测试输入 输出ES2 S1 S0 Y1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 12 、用芯片 74LS151 与 74LS10 实现逻辑函数（设计性实验）要求实现 ，写出化简步骤的逻辑表达式，画出接BDACBAY线图，列出测

24、试表格，记录实验结果。五、实验要求1、复习数据选择器理论知识。2、完成实验内容中用数据选择器实现逻辑函数的电路设计，画出接线图。并利用 multisim 软件实现电路的仿真验证。六、实验报告与思考题1、分析实验内容，总结 74LS151 的逻辑功能，写出设计过程，画出接线图。2、能否用数据选择器实现全加器功能？画出 74LS153 实现全加器的接线图。3、论证自己设计各逻辑电路的正确性。18实验 6 时序逻辑电路的分析一、实验目的1、掌握 JK 触发器的逻辑功能、触发方式和测试方法2、熟悉集成触发器的应用。3、掌握同步时序电路的分析方法和功能测试。二、实验设备及材料数字逻辑电路实验箱，双 JK

25、 触发器 74LS76，74LS08三、实验原理1、触发器是能够存储一位二进制码的逻辑电路。它有两个互补输出端，其输出状态不仅与输入状态有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0” ，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。2、JK 触发器在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。实验采用 74LS76 双 JK 触发器，为下降边沿触发的边沿触发器。引脚排列和逻辑符号如图 6-1 所示。JK 触发器的状态方程为

26、： nnQKJ1JK 触发器常被用作缓冲存储器、移位寄存器和计数器。图 6-1 74LS76 JK 触发器的引脚排列和逻辑符号193、在同步时序逻辑电路中，所有触发器都是在同一时钟信号操作下工作，各个触发器的变化都是在同一时刻发生的。同步时序逻辑电路的分析步骤：四、实验内容1、JK 触发器的逻辑功能测试集成芯片 74LS76 是双 JK 下降沿触发器，芯片 5 脚接电源+5V，13 脚接地。（1）测试 JK 触发器的复位、置位功能。在集成芯片 74LS76 中，任取一个 JK 触发器， 端接逻辑电平拨位KJRSD开关，CP 接单次脉冲，输出端 和 接发光二极管显示。要求改变置位端的状Q态，观察

27、输出端 的状态，记入表 6-1 中。n表 6-1 复位、置位端测试DSRn0 11 0（2）JK 触发器的逻辑功能测试。首先，确定 复位或置位 的状态；其次让 端均置高电平，输nQDRS DRS出一个单脉冲 CP，原来的输出发光管显示 状态即转变为 新态。J,K 按表nQ1n6-2 中输入数据，测试 的状态，记入表中，说明逻辑功能。1n电路图 时钟方程、激励方程 和输出方程 状态方程状态表、状态图或时序图判断电路逻辑功能1 235计算420表 6-2 JK 触发器的逻辑功能测试2、同步时序逻辑电路功能测试如图 6-2 的电路为一般的同步时序电路。F 1、F 2采用 74LS76 双下降沿触发器

28、和与门芯片 74LS08 构成电路。完成电路接线，用点动脉冲作为时钟 CP，自拟表格，记录输出结果。写出电路的驱动方程、状态方程和输出方程（各触发器的初始状态均为“0” ） 。根据状态方程列出状态表，画出时序波形图。说明电路的逻辑功能。图 6-2 同步时序逻辑功能测试电路五、预习要求1、复习有关触发器的内容，熟悉有关器件的管脚分配。2、列出 JK 触发器实验数据表格，说明其功能。3、参考有关资料，查阅 74LS76 的引脚排列及逻辑功能。J K nQ1逻辑功能00 0100 1101 0101 11214、复习同步时序逻辑电路的分析过程。5、熟悉实验内容，自拟表格记录实验数据，完成同步时序逻辑

29、电路的分析，并利用 multisim 软件实现电路的仿真。六、实验报告与思考题1、列表整理 JK 触发器实验结果，用 JK 触发器特性方程验证分析。2、集成触发器主要有哪几种？分别采用何种触发方式？请列举说明。3、记录整理同步时序逻辑电路测试的实验数据，并对实验结果进行分析。22实验 7 计数器及其应用一、实验目的1、熟悉中规模集成计数器的功能及使用方法2、掌握时序逻辑部件功能的测试方法3、能熟练地用中规模集成计数器设计时序电路二、实验仪器及材料数字逻辑电路实验箱，74LS00,74LS161三、实验原理1、计数器是数字电路系统中应用较多的基本逻辑器件。它的基本功能是统计时钟脉冲的个数，实现技

30、术操作；同时也用于与分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减不同，分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编程计数器，等等。2、可预置的四位二进制同步计数器 74LS161可预置的四位二进制同步计数器 74LS161 具有并行预置数据、清零、置数、计数和保持功能，并且有进位输出端，可以串接计数器使用。引脚排列如图 7-1 所示，功能表见

31、7-2 所示。从表 7-2 中可知，该计数器具有信号清零端 ，信号使能端 CEP、CET，信号置数端 ，时钟信号端 CP，四个数据输入端 D3D2D1D0，数据输出端Q3Q2Q1Q0，以及进位输出端 TC。23图 7-1 74LS161 引脚排列表 7-2 74LS161 功能表四、实验内容1、分析并验证实验电路：分析图 7-2 所示电路是如何计数的？该电路是几进制计数器？自拟表格并记录实验输出数据。图 7-2 计数器电路2、利用 74LS161 芯片的清零端构成与上述电路相同进制的计数器，并自拟表格记录实验输出数据，验证电路的正确性。五、预习要求1、复习计数器的有关原理2、熟悉实验内容，画出各实验所需的表格3、完成实验内容的计数器电路的分析与设计，并利用 multisim 软件实现电路的仿真。六、实验报告与思考题1、整理、记录实验数据，画出实验电路的时序图，并进行分析。52、计数器的脉冲上升沿触发与下降沿触发有何不同？使用过程中如何选择？