1、清 华 大 学 2008 届 毕 业 设 计 说 明 书毕业设计说明书基于 FPGA的时间间隔测量仪的设计学生姓名： 学号： 学 院： 专 业： 指导教师： 2012年 6 月清 华 大 学 2008 届 毕 业 设 计 说 明 书摘 要随着科技的飞速发展，人们对高精度的时间频率的需求越来越高，传统可驯钟系统 (自动校频系统)是模拟或半数字体制，其时差测量单元采用高精度时间间隔计数器，存 在成本高、调试困难和不易建立模型等缺点。微电子技术的发展，推动了可编程逻辑技 术的发展，出现了价格低廉、适合工程应用的现场可编程逻辑器件(FPGA)，因此采用 FPGA 实现高精度时间间隔测量具有很大的现实意
2、义。本文详细分析了几种传统时间间隔测量方法，深入研究了延迟单元在 FPGA 中的实 现方法，并对事件延迟内插法、时钟延迟内插法、以及差分延迟内插法三种时间内插法 的仿真验证，结果表明，基于差分延迟线测量的分辨率最高，消耗硬件资源最少。在此基础之上，在 Altera 公司 CycloneII 系列的 EP2C8Q208C8N 芯片中实现分辨率为43ps 的差分延迟链，采用粗细结合测量的方案，设计了一个集成在 FPGA 内的高精度时间间隔 测量模块。设计主要包括四个部分：系统时钟模块、粗测量单元、细测量单元、数据处理与数据传输模块，并在 QuartusII 开发环境下通过 VerilogHDL 语
3、言对模块进行软件实现。基于 FPGA 的时间间隔测量的精度达到 200ps，具有高精度、集成度高、易于移植的特点，是一种较优的设计方案，有着很好的应用前景。关 键 词：FPGA，时间间隔测量，差分延迟内插法，延迟线清 华 大 学 2008 届 毕 业 设 计 说 明 书ABSTRACTWith the rapid development of science and technology,the demand of high-precision time and frequency are increasingly higher.The traditional Disciplined Cloc
4、k System (adaptive frequency calibration system) adopts analog or semi-digital system,which use high precision time-interval counter measure time part.But it exists shortcoming such as:high cost,large impact by environmental factors.Development of microelectronics technology,and promote the developm
5、ent of programmable logic technology.There has been a low price, suitable for engineering applications of field programmable gate array (FPGA). So reaching precise time-interval measure based on FPGA has the great practical significance.This paper analysis the commonly methods of time-interval. And
6、the event delay interpolation method,the clock delay interpolation and the interpolation of three differential delay time interpolations of the simulation results show that the differential delay line based on the highest resolution measurements, a minimum consumption of hardware resources.On this b
7、asis,I design to realizing a 43ps delay difference of differential delay based on Cyclone II series of AlterasEP2C8Q208C8N chip.An integrated high-precision time interval measurement module be designed and embedded in FPGA.I determine the specific measurement for time interval:design by crude and fi
8、ne measurement.The main modules are:System clock module,coarse measurement module,and fine measurement units,data processing and data transmission modules. Finally use the VerilogHDL software to simulate the entire program in the Quartus9.0.The FPGA-based time interval measurement accuracy of 200ps,
9、with high accuracy,high integration,easy-to-transplant characteristics.It is a better design,has a good application prospects.Key words : FPGA，T ime interval measurement，Differential delay 中 北 大 学 2008 届 毕 业 设 计 说 明 书第 II 页 共 II 页interpolation ， Delay lin e清 华 大 学 2008 届 毕 业 设 计 说 明 书第 I 页 共 II 页目录1
10、.1 研究背景与意义 .11.2 国内外发展现状 .31.3 论文主要研究内容 .62 时间间隔测量的基本原理及方法 .82.1 时间间隔测量的一般技术指标 .82.1.1 准 确 度 .82.1.2 频 率 稳 定 度 .82.1.3 分辨 率 .92.1.4 精 度 .92.2 直接计数法 .92.3 时间内插法 .102.3.1 内 插 基 础 .102.3.2 模拟内插法 .102.3.3 游标内插法 .112.3.4 延迟内插法 .122.3.5 差 分 延 迟 内 插 法 .133 基于F PGA 的时间内插法的研究 .143.1 可编程逻辑器件简述 .143.1.1 FPGA 的
11、发展 .153.1.2 FPGA 的结构及工作原理 .153.1.3 FPGA 设 计 基 础 .163.2 基于 FPGA 的延迟时间内插法 .193.2.1 延迟单元分析 .193.2.2 延迟时间内插测量分析 .214 总 体 设 计 .254.1 实现方案 .254.2 主要模块设计与实现 .25清 华 大 学 2012 届 毕 业 设 计 说 明 书第 II 页 共 II 页4.2.1 系统时钟产生模块 .264.2.2 测量模块 .274.2.3 数据处理模块 .294.2.4 数据存储模块 .304.2.5 通信模块 .304.2.6 显示模块 .315 结论 .33参考文献 .
12、34致 谢 .36清 华 大 学 2012 届 毕 业 设 计 说 明 书第 1 页 共 36 页1 绪论1.1 研究背景与意义现代科学技术的发展建立在精密测量基础之上，对时间间隔测量技术，尤其是对高 精度高分辨率的时间间隔测量技术的研究具有重大的意义，无论是在通讯、电子仪器、导航定位、航天航空、天文，还是计量、电子技术等领域都离不开高精度的时间间隔测量 1。时间间隔测量以稳定的周期性运动为基础，以选定的标准周期倍数或分数为时间单位进行测量。人类对时间间隔的测量经历了圭表、机械钟、石英钟、原子钟等不同阶段。随着社会生产力的迅猛提高和科学技术的飞速发展，人们对时间由时间的基本单位导出的物理量频率
13、的准确度提出了越来越高的要求，即对时间间隔测量分辨率和精度的要求不断提高。高精度短时间间隔测量是由多学科、多技术领域交叉形成的一门专业技术，是高精度超声波测距、激光脉冲测距和雷达测距的基础。在激光测距中，主要是要测量电磁波的发射波与反射波之间时间间隔，来确定被测距离，测距精度直接由时间间隔测量精度决定。现在高精度时间间隔测量已成为军事通信、卫星定位等航空航天和国防军事中不可或缺的关键技术。近年来，社会的高速发展对时间间隔测量的精度提出了更高的要求。在可编程逻辑器件(FPGA)单片上实现时间间隔测量已有大量成功的例子，相对于传统的设计方法，应用 FPGA 技术除了具有测量的准确度高和设备的稳定性
14、强等优点外，更有系统集成度高、简单灵活、体积小、易于升级扩展和成本低廉等优点，因此通过编程在 FPGA 中实现高精度时间间隔测量具有深远的意义。时统设备是时间统一系统的重要组成部分，它向用户提供标准时间频率信号，所以 时统设备的性能已关系到整个时间统一系统各点的时间频率同步精度和稳定性，同时也 关系到终端用户获取的时间频率信号的准确性和稳定。因此，时统对提高时统设备的定 时、校频性能的研究具有重要意义，而可驯钟技术是时统设备实现定时校频功能的主要方法之一 2。典型的时统设备如图 1.1 所示。清 华 大 学 2012 届 毕 业 设 计 说 明 书第 2 页 共 36 页图 1.1 典型时统设
15、备原理图频率标准是时统设备的心脏，由于对站间同步误差和时统设备守时能力的要求不断提高，对时统设备的频率标准要求也越来越高。以往时统设备大多配置高稳定石英晶体 频率标准，由于受准确度的限制以及需要较长的开机预热过程等问题影响，在高精度求场合，单一的石英晶体频率标准已不能满足要求，组合型频率标准应运而生。组合型频率标准将不同性能优势的频率标准，采用电子电路组合成比单个频率标准性能指标更 为优良的频率标准，即可驯钟技术。例如，时统设备曾采用铷原子频率标准输出的标准 频率信号锁定高短稳石英晶体频率标准，使其输出的信号既有高频率准确度，又有良好 的短期频率稳定度。组合型频率标准是在现有频率标准无法满足时
16、统设备对标准频率信 号指标的全面要求的情况下采用的，它可发挥参加组合不同频率标准在某个或者某些指 标方面的优势，如石英晶体频率标准在秒以下的频率稳定度好、铯原子频率标准准确度 高、氢原子频率标准 10s 以上的频率稳定度好等。近年来出现了另一种组合形式，即将频率标准与精密校频接收机相结合，利用接收到的标准时间频率信号校准本地频率标准的频率，使本地频率保持较高的准确度。这种组合 形式的代表为：GPS 可驯石英晶振、GPS 可驯铷钟。众所周知，石英晶体频率校准由于受 到晶体老化等因素的影响，输出频率有较大的老化率，重现性也较差。铷原子频率标准的 重现性是原子频率标准中的最差者，同时漂移率也是最大的
17、。组合型频率标准接收机接收 GPS、GLONASS、我国的北斗、长波等标准时间频率信号，使本地频率标准的频率跟踪频 率时间频率信号从而达到减小重现性、同时减少老化或漂移对频率标准的影响 3。GPS技术是目前使用广泛的技术之一。GPS技术提供了一个在全球范围内将时间同 步控制在几纳秒内的手段，运用GPS技术的优良特性来控制本地振荡器的可驯钟技术也得到了的深入研究和广泛的使用。然而其它能提高精度时间频率源的系统(如俄罗斯的清 华 大 学 2012 届 毕 业 设 计 说 明 书第 3 页 共 36 页GLONASS、我国的北斗以及长坡等)都因时间间隔精度的原因没能得到广泛的应用，相信随着我国北斗系
18、统的不断发展和完善、 长波授时台的改造以及欧洲伽利略系统的建成，基于各种高精度时间频率源的可驯钟必将得到更深广的研究和应用。图 1.2 为 GPS 可驯钟系统，它通过 GPS 接收机得到标准的 1ps 信号作为参考标准，将其与本地晶振产生的 1ps 信号同时输入高分辨率的时间间隔计数器，进而得到时差，再将这个时差值送入主控制器(通常是一个单片机)进行处理得到一个电压控制信号，将高压控制信号送给压控振荡器来控制本地晶振，通过这样的方式来改善本地晶振的输出。图 1.2 GPS可驯钟系统GPS 可驯钟系统期望实现两个目标：在 GPS 信号正常情况下，利用 GPS 信号提高本地晶振准确度和长期稳定度；
19、同时在失去 GPS 信号情况下还能提高本地晶振保持能力。达到这两个目的必须满足两个条件：提高稳定性必须对晶振噪声建模，建模准确必须提高测量精度和分辨率。对基于 FPGA 的时间间隔测量的研究，就是希望可以采用 FPGA 取代高分辨率时间间隔计数器，便于工程的应用。基于 FPGA 的时间间隔测量必将大大促进可驯钟技术的应用发展，从而提高各类时统设备的应用范围 4。1.2 国内外发展现状随着科学技术的发展， 精密时间测量数字化技术在自动检测设备、 激光探测、 医疗图形扫描、 相位测量、 频率测量等研究领域得到广泛应用。 美、 日、 欧等国家均对时间间隔测量技术作了大量研究，他们利用在集成电路即 V
20、LSI( Very Large Scale 清 华 大 学 2012 届 毕 业 设 计 说 明 书第 4 页 共 36 页Integrated)领域的优势，发展了大量成熟的精确测量时间间隔的技术，用 IC 方式实现了 TDC( Time to Digital Converter)。美国 PTTI(Precision Time and Time Interval)年会决定每年对该专题进行讨论，美国国家科学院把它作为评估国家国防力量的重要标志之一，并把它列为国家须大力发展的科学技术之一。相对来说，我国对这方面的技术研究还比较落后，一方面国外对 VLSI 技术控制严格，我国缺乏必要的技术交流和支持
21、，完全是在空白的基础上进行研究；另一方面我国 VLSI 方面的研究起步比较晚，直到最近几年才相继有专家进行这方面的研究探索。近几年来，可编程 ASIC 技术、CPLD 和 FPGA 迅速发展，其中 FPGA 的发展尤为显著，Xilinx 公司的 Virtex 芯片,Virtex-E 芯片和 Virtex-II 芯片，Altera 公司的 FPGA 系列芯片都已经达到了 ASIC 的工艺水平。这些芯片具有很高的密度，可以在较高速的片上时钟下工作，例如 Virtex-E 系列芯片的片上时钟已经可以达到 400MHz。目前国外基于这种方法进行时间间隔测量的研究已较为成熟。用 FPGA 实现间隔测量设
22、计，在国外论文中有大量介绍，比较典型的设计有两种， 一种是 Jozef Kalisz,Ryszard Szplet 等人提出的设计,他们的设计采用的是QuickLogic 公司的 pASIC2 系列 FPGA。该 FPGA 是基于 0.65 微米的 CMOS 工艺，采用逆熔丝结构。在这系列 FPGA 的内部,构建差分延迟线(Differential DelayLine)，得到LSB 为 100-200ps 的系统。另一中典型的设计方式是 Zielinski M 和 Chaberski D 等人提出的,他们主要采用 XILINX 公司的 Virtex 系列 FPGA XCV300 来实现 4。该
23、 FPGA是五层金属 0.22 微米 CMOS 工艺，采用基于 RAM 的结构。该系统采用抽头延迟线法(Tapped Delay Line Method)，取得 100ps 的 LSB。瑞典精密 Pendulum 公司，型号 CNT-90，分辨率 100ps；CNT-91，分辨率 50ps。德国 ACAM 公司研发的高精度时间间隔测量芯片 TDC-GP1，可提供两通道 250ps 或单通道 125ps 分辨率的时间间隔测量，小量程测量范围为 3ns7.6s，可用 2 个通道，大量程测量范围为 60ns-200ms ,ACAM 公司的 TDC 系列是以用 CMOS 处理器实现的数字化传播时间的应用。采用半导体过程，TDC 实际分辨率在 30ps-300ps 之间。在我国，基于 FPGA 实现的间隔测量设计也有了优秀的研究成果，刘莉利用 FPGA 设计的游标时间内插器测时分辨率可达到 1ns5；周渭在频率和时间间隔测量方面做了 非常深入的研究工作，在时间内插方面，采用量化时延技术获得了 400ps 的测时分辨率；辛明采用一定长度的导线作为延迟单元，用量化时延技术获取了 lns 的测时分辨
