基于cpld的频率计设计.doc

1、长春理工大学本科毕业设计编号 本科生毕业设计基于 CPLD 的频率计设计Design of the Frequency Meter based on CPLD学 生 姓 名专 业学 号指 导 教 师学 院二一三年六月 长春理工大学本科毕业设计毕业设计（论文）原创承诺书1本人承诺：所呈交的毕业设计（论文） 基于 CPLD 的频率计设计 ，是认真学习理解学校的长春理工大学本科毕业设计（论文）工作条例后，在教师的指导下，保质保量独立地完成了任务书中规定的内容，不弄虚作假，不抄袭别人的工作内容。2本人在毕业设计（论文）中引用他人的观点和研究成果，均在文中加以注释或以参考文献形式列出，对本文的研究工作做

2、出重要贡献的个人和集体均已在文中注明。3在毕业设计（论文）中对侵犯任何方面知识产权的行为，由本人承担相应的法律责任。4本人完全了解学校关于保存、使用毕业设计（论文）的规定，即：按照学校要求提交论文和相关材料的印刷本和电子版本；同意学校保留毕业设计（论文）的复印件和电子版本，允许被查阅和借阅；学校可以采用影印、缩印或其他复制手段保存毕业设计（论文） ，可以公布其中的全部或部分内容。以上承诺的法律结果将完全由本人承担！作 者 签 名： 年 月 日长春理工大学本科毕业设计I摘 要频率测量是电子测量领域最基本也是最重要的测量之一。但基于传统测频原理的频率计在测频时测量精度将随被测信号频率的下降而降低，

3、在实用中有较大的局限性。因此，本文提出了一种基于 CPLD 的数字频率计的设计方法。该设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入，把 CPLD 具有的编程灵活，适用范围宽，价格大众化等优点用于实现频率计的设计。该频率计采用先进的 EDA 技术及自上而下的设计，使用流行的 VHDL 语言编程，并在 Max+plusII 软件平台上进行编译仿真。经过硬件调试和软件仿真后结果证明此设计方案符合毕设要求和技术参数。关键词：频率计 EDA 技术 CPLD 长春理工大学本科毕业设计IIABSTRACTFrequency measurement is the most bas

4、ic electronic and also one of the most important measure in the measurement field. But the accuracy of frequency meter which is based on the traditional principle will vary depending on the measured signal frequency and the lower, has great limitations in the practical in frequency measurement. Ther

5、efore, this article puts forward a design method of digital frequency meter based on CPLD. The advantage such as the CPLD programming flexibility, wide applicable scope, and the popular price etc, are used to implement the frequency meter design by the simple circuit design, the fully excavate of so

6、ftware potential, the precision in low frequency measurement, and the effectively prevent of the invasion of the interference. The frequency meter design which is from top to bottom adopts the advanced EDA technology and popular VHDL language programming, and compiling on Max + plusII software platf

7、orm simulation.Key words: frequency meter; EDA; CPLD长春理工大学本科毕业设计I目 录摘 要 .IABSTRACT.II第 1 章 绪论 .11.1 背景 .11.2 频率计设计的目的和意义 .11.3 论文所做的工作及研究内容 .2第 2 章 设计环境介绍 .32.1 EDA 技术的发展及 VHDL 简介 .32.1.1 EDA 技术的发展 .32.1.2 VHDL 简介 .32.1.3 CPLD 器件及其特点 .42.2 基于 EDA 的 CPLD/FPGA 设计流程 .42.2.1 设计输入 .42.2.2 综合 .52.2.3 适配 .

8、52.2.4 时序仿真与功能仿真 .52.2.5 编程下载 .52.2.6 硬件测试 .52.3 MAX+PLUS开发工具 .62.3.1 Max+Plus开发系统的特点 .62.3.2 Max+Plus的功能 .62.3.3 Max+Plus的设计过程 .6第 3 章 频率计的设计原理及方案 .83.1 频率计的设计原理 .83.1.1 直接测频法原理 .93.1.2 等精度测频法原理 .93.2 频率计的设计方案 .103.2.1 基于直接测频法的设计方案 .103.2.2 基于等精度测频法的设计方案 .11第 4 章 频率计硬件与软件 .144.1 频率计硬件 .144.1.1 电源部分

9、 .144.1.2 整形部分 .15长春理工大学本科毕业设计II4.1.3 CPLD 芯片 .154.1.4 显示部分 .164.1.5 键盘部分 .174.2 频率计软件 .184.2.1 分频器模块 .184.2.2 闸门定时模块 .194.2.3 测频控制信号发生器模块 .204.2.4 计数器模块 .224.2.5 锁存器模块 .234.2.6 显示模块 .24第 5 章 调试 .255.1 硬件调试 .255.1.1 静态调试 .255.1.2 连机仿真、在线动态调试 .255.2 软件调试 .26参考文献 .28致 谢 .29附录 1 设计源程序 .30直接测频法 .30等精度测频

10、法 .33附录 2 电路图 .44基于 CPLD 的频率计顶层电路设计图（1）-直接测频法 .44基于 CPLD 的频率计顶层电路设计图（2）-等精度测频法 .45基于 CPLD 的频率计硬件电路设计图（3）-直接测频法 .46基于 CPLD 的频率计硬件电路设计图（4）-等精度测频法 .47长春理工大学本科毕业设计1第1章 绪论1.1 背景20世纪后期，随着信息技术、电子技术的飞速发展，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会信息化程度的大大提高和社会生产力的发展。微电子技术的进步使集成电路设计在不断地向超大规模、极低功耗和超高速的方向发展，在功能上，现代集成电路已能实现单片电

11、子系统SOC（System on chip）的功能。进入九十年代后，复杂可编程逻辑器件（Complex Programmable Logic Device）已经成为 ASIC的主流产品，在整个ASIC市场占有了较大的份额。它们一般具有可重编程特性，实现的工艺有EPROM技术、闪烁EPROM技术和EPROM技术，可用固定长度的金属线实现逻辑单元之间的互连。这种连续式结构能够方便地预测设计的时序，同时保证了CPLD 的高速性能。CPLD 的集成度一般可达数千甚至数万门，能够实现较大规模的电路集成。电子设计自动化（Electronics Design Automation ，EDA ）技术是一种以计

12、算机为工作平台，以EDA软件工具为开发环境，以硬件描述语言和电路图描述为设计入口，以可编程逻辑器件为实验载体，以ASIC(Application Specific Integrated Circuit)、SOC(System On Chip)和SOPC （System On Programmable Chip）嵌入式系统为设计目标，以数字系统设计为应用方向的电子产品自动化设计技术。EDA技术在硬件实现方面融合了大规模集成电路制造技术、IC版图设计技术、ASIC 测试和封装技术、FPGA/CPLD编程下载技术、自动测试技术等；在计算机辅助工程方面融合了计算机辅助设计（CAD）、计算机辅助制造（C

13、AM）、计算机辅助测试（CAT）、计算机辅助工程（CAE）技术以及多种计算机语言的设计概念，而在现代电子学方面则容纳了如电子线路设计理论、数字信号处理技术、数字系统建模和优化技术及长线技术理论等等，因此EDA技术是现代电子系统计、制造不可缺少的技术。1.2 频率计设计的目的和意义毫无疑问，无论是在科技研究还是在实际应用中，频率测量都是最基本的测量且其作用都显得尤为重要。随着微电子科技的发展，对测频技术的要求也越爱越高。频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。在传统的生产制造业中，频率计被广泛的应用在产线的生产测试中以确保产品质量。在计量实验室中，频率计被用来对各

14、种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计即可以用来对无线通讯基站的主时钟进行校准，还可以用来对无线电台的跳帧信号进行分析。传统的频率计通常采用组合电路和时序电路等大量的硬件电路构成，产品长春理工大学本科毕业设计2不但体积大，运行速度慢，而且测量低频信号时不宜直接使用。在传统的控制系统中，通常将单片机作为控制核心并辅以相应的元器件构成一个整体。但这种方法硬件连线复杂、可靠性差，且在实际应用中往往需要外加扩展芯片，这无疑会增大控制系统的体积，还会增加引入干扰的可能性。对一些体积小的控制系统，要求以尽可能小的器件体积实现尽可能复杂的控制功能，直接应用单片机及其扩展芯片就难以达到所

15、期望的效果。 复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，基于 CPLD 的数字频率计的设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。其独到之处体现在用软件取代了硬件。基于CPLD设计的频率计，在传统意义设计上实现了一些突破。1、用单元电路或单片机技术设计的频率计电路复杂、稳定性差。采用CPLD就能够克服这一点，它可以把具有控制功能的各个模块程序下载在一块芯片上。这一块芯片就能代替原来的许许多多的单元电路或单片机的控制芯片和大量的外围电路。大大的简化了电路结构，提高了电路稳定性。2、以往的频率计测量范围都是有限的，为测量不同频率的信号

16、都要专门的设计某一部分电路，这样很麻烦。而基于 CPLD 设计的频率计可以通过修改VHDL 语言程序来达到改变测量范围的目的。1.3 论文所做的工作及研究内容随着EDA 技术的发展和可编程逻辑器件的广泛使用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。本设计主要论述了利用 CPLD 实现多功能频率计的过程，使得频率计具有了测量精度高、功能丰富、控制灵活等特点。该频率计按照直接测频法、等精度测频法的原理，克服了传统技术中测频精度随被测信号频率下降而下降的缺点。两种测量方法测量均具有较高的测量精度。 本设计主要工作包括以下几项内容：1、简述了当今频率计的发展情况，对几种

17、常用的测频方法进行了介绍和对比。2、在 CPLD 基础上分别采用直接测频法、等精度测频法来实现对频率的测量。3、完成了基于 EDA 平台 Max+plusII 的 CPLD 的软件电路设计，并且编译调试。4、利用 CPLD 芯片完成了硬件电路设计及下载、调试。长春理工大学本科毕业设计3第 2 章 设计环境介绍本设计采用VHDL硬件描述语言及原理图设计模块作为设计输入，内部有强大的库支持，在电子设计的各个阶段、各个层次通过计算机模拟仿真验证。2.1 EDA 技术的发展及 VHDL 简介2.1.1 EDA 技术的发展EDA 技术伴随着计算机、集成电路。电子系统设计的发展，经历了计算机辅助设计（Co

18、mputer Assist Design，CAD） 、计算机辅助工程设计（ Computer Assist Engineering Design,CAE）和电子设计自动化（ Electronics Design Automation， EDA）三个发展阶段。EDA技术在进入21世纪以后，得到了更大的发展，突出表现在以下几个方面：1、电子设计成果以自主知识产权的方式得以明确表达和确认成为可能。2、在方针和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出。3、EDA 技术使得电子领域各学科的界限更加模糊，更加互为包容：模拟与数字、软件与硬件、系统与器件、ASIC与GPGA、行为与结构等

19、。4、更大规模的FPGA和CPLD器件的不断推出。5、基于 EDA 工具的 ASIC 设计标准单元以涵盖了大规模电子系统及 IP 核模块。软硬件 IP 核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认。2.1.2 VHDL 简介VHDL（Very High Speed Integrated Circuit Hardware Description Language，超高速集成电路硬件描述语言）是在 20 世纪 80 年代后期，由美国国防部开发的一种快速设计电路的工具，目前已经成为 IEEE 的一种工业标准硬件描述语言。相比传统的电路系统设计方法，VHDL 具有多层次描述系统硬件功能

20、的能力，支持自顶向下和基于库的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL 对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD 器件中去，从而实现可编程的专用集成电路 （ASIC）的设计。VHDL 语言覆盖面广、描述能力强，能支持硬件的设计、验证、综合和测试，是一种多层次的硬件描述语言。一个VHDL设计由若干个VHDL文件构成，每个文件主要包含如下三个部分中的一个或全部：1、程序包（Package ）；长春理工大学本科毕业设计42、

21、实体（Entity）；3、结构体（Architecture）。一个完整的VHDL设计必须包含一个实体和一个与之对应的结构体。一个实体可对应多个结构体，以说明采用不同方法来描述电路。2.1.3 CPLD 器件及其特点CPLD器 件 继 承 了 ASIC的 大 规 模 、 高 集 成 度 、 高 可 靠 性 的 优 点 ， 又 克 服了 ASIC设 计 周 期 长 、 投 资 大 、 灵 活 性 差 的 缺 点 ， 逐 步 成 为 复 杂 数 字 软 硬 件 电路 设 计 的 理 想 首 选 ， 它 具 有 编 程 灵 活 、 集 成 度 高 、 设 计 开 发 周 期 短 、 适 用 范围 宽

22、、 开 发 工 具 先 进 、 设 计 制 造 成 本 低 、 对 设 计 者 的 硬 件 经 验 要 求 低 、 标 准产 品 无 需 测 试 、 保 密 性 强 、 价 格 大 众 化 、 可 编 程 性 和 实 现 方 案 容 易 改 等 特点 ， 可 实 现 较 大 规 模 的 电 路 设 计 ， 因 此 被 广 泛 应 用 于 产 品 的 原 型 设 计 和 产 品生 产 （ 一 般 在 10000件 以 下 ） 之 中 。 几 乎 所 有 应 用 中 小 规 模 通 用 数 字 集 成 电路 的 场 合 均 可 应 用 CPLD器 件 。 CPLD器 件 已 成 为 电 子 产 品

23、 不 可 缺 少 的 组 成部 分 ， 它 的 设 计 和 应 用 成 为 电 子 工 程 师 必 备 的 一 种 技 能 。CPLD器件内部采用自顶向下的方法：首先定义好系统高层次的功能，然后按照要求对系统进行分解，分解出的每个子系统具有相应的功能，对这些子系统仍然可以继续分解，直到分解为许多基本逻辑模块，从顶层到底层的设计层次清楚。底层各功能模块采用原理图输入方式，过程简单，另外的优点是各模块均可进行功能仿真，便于发现错误和进行修改。CPLD 也是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通

24、过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。2.2 基于 EDA 的 CPLD/FPGA 设计流程一个完整的、典型的 EDA 设计流程既是自顶向下设计方法的具体实施途径，也是 EDA 工具软件本身的组成结构。基于 EDA 的 CPLD/FPGA 设计流程包括：2.2.1 设计输入1）图形输入图形输入通常包括原理图输入、状态图输入和波形图输入等方法。原理图输入方法类似于传统电子设计方法的原理图编辑输入方式，即在EDA 软件的图形编辑界面上绘制能完成特定功能的电路原理图。原理图由逻辑器件（符号）和连接线构成，图中的逻辑器件可以是 EDA 软件库中预制的功能模块，如与门、或门、非门、触发器以及各种含 74 系列器件功能的宏功能块，甚至还有一些类似于 IP 的功能块。状态图输入方法就是根据电路的控制条件和不同的转换方式，用绘图的方