1、EDA 课程设计报告课程：EDA 技术实用教程学院：电子与信息工程学院班级：姓名：学号：教师： 完成日期：2013.01.02 23目录实验一、3-8 译码器的仿真 .5实验二、2 选一多路选择器 .8实验三、十进制计数器 .10实验四、四选一多路选择器 .14实验五、ADC0809 采样状态机 .20实验六、11010011 序列检测 .23实验七、两个 8 位乘 8 位的有符号数乘法器 .25实验八、全加器 .27实验九、LPM_COUNTER 计数模块 .29实验十、LPM_COUNTER 计数模块例化 .31实验十一、LPM 随机存储器的设置和调用 .33实验十二、LPM_ROM 的定
2、制和使 .36实验十三、FIFO 定制 .38实验十四、LPM 嵌入式锁相环调用 .39实验十五、NCO 核数控振荡器使用方法 .40实验十六、使用 IP CORE 设计 FIR 滤波器 .42实验十七、数字时钟 .43实验十八、交通灯 .4745实验一、3-8 译码器的仿真一：实验名称：3-8 译码器仿真二：实验要求：熟悉对 max+plus10.0 的使用，并且能简单的使用进行 3-8译码器的仿真和论证。三：实验步骤：1：使用 max+plus10.0 软件，设计 3-8 译码器的实验原理图如下所示：图 1 实验原理图2：波形的仿真与分析启动 max+plus10.0Waveform ed
3、itor 菜单，进入波形编辑窗口，选择欲仿真的所有 IO 管脚。如下图所示：6图 2 波形编辑为输入端口添加激励波形，使用时钟信号。选择初始电平为“0” ，时钟周期倍数为“1” 。添加完后，波形图如下所示：图 3 添加激励后的波形打开 max+plus10.0Simulator 菜单，确定仿真时间，单击 Start 开始仿真，如下图所示：7图 4 仿真过程图 5 仿真结果四：实验结论：使用 max+plus10.0 能很好的完成很多电路的仿真与工作。8实验二、2 选一多路选择器一、原理图设计输入法图一 2 选 1 多路选择器结构体图二 电路编译结果图三 波形仿真由波形图可知：当 a、b 两个输
4、入口分别输入不同频率信号时，针对选通控制端 s上所加的不同电平，输出端 y将有对应不同信号输出。例如当 s为低电平时，y 口输出了来自 a端的较高频率的时钟信号；反之，即当 s为高电平时，y 口输出了来自 b端的较低频率的时钟信号。二、文本设计输入（VHDL）法9图四 2 选 1 多路选择器（VHDL）图五 2 选 1 多路选择器（VHDL）波形图图六 2 选 1 多路选择器（VHDL）引脚分布图10实验三、十进制计数器一、VHDL 程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_UNSIGNED.all;entity
5、 CNT10 isport (CLK,RST,EN,LOAD: IN STD_LOGIC;DATA: IN STD_LOGIC_VECTOR(3 DOwNTO 0);DOUT: out std_logic_vector(3 DOWNTO 0);COUT: OUT STD_LOGIC);ENd entity CNT10;ARCHITECTURE behav of CNT10 ISBEGINPROCESS (CLK,RST,EN,LOAD)variable Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF RST=0 THEN Q:= (OTHERS=0);ELSIF CLK EVENT AND CLK =1 THENIF EN=1 THENIF (LOAD =0) THEN Q:=DATA; ELSEIF Q0);END IF;END IF;END IF;END IF;IF Q=“1001“ THEN COUT=1;else COUT=0; END IF;
