1、四、计算题1.已知 x=10101100，y=11110011。求 xVy=? xy=? xy=? xy=?解：x V y=11111111 x y=10100000 xy=01011111 xy =101000002.（1）若显示工作方式采用分辨率为 1024768，颜色深度为 3B，帧频（刷新速度）为72Hz， 计算刷新屏幕时存储器带宽是多少？（2）实际工作时，显示适配器的几个功能部分要争用 刷存的带宽。假定总带宽的 50%用于刷新屏幕，保留 50%带宽用于其他非刷新功能。请问刷存总带宽应为多少？解：（1）因为 刷新屏幕所需带宽=分辨率每像素点颜色深度刷新速度所以 10247683B72/
2、s=165888KB/s=162MB/s（2）刷存总带宽应为 162MB/s100/50=324MB/s3.已知 x 和 y,用变形补码计算 x+y、x-y，同时指出结果是否溢出。（1）x=0.11011 y=0.00011 (2) x=0.11011 y=-0.10101解：（1） x补 = 00.11011 x补 = 00.11011 + y补 = 00.00011 + -y补 = 11.11101x+y补 = 00.11110 x-y补 = 00.11000所以，x+y=0.11110 所以，x-y=0.11000 （2）x补 = 00.11011 x补 = 00.11011+ y补 =
3、 11.01011 + -y补 = 00.10101x+y补 = 00.00110 x-y补 = 01.10000所以，x+y=0.00110 两符号位不同，故产生溢出。4.CPU 执行一段程序时，cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 cache 存取周期为 50ns,主存存取周期为 250ns,求 cache/主存系统的效率和平均访问时间。解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5) 0.95)=83.3%ta=tc/e=50ns/
4、0.833=60ns5.用补码运算方法求 x+y=？，x-y=?，指出结果是否溢出。（1）x=0.1001 y=0.1100 (2)x=-0.0100 y=0.1001解：（1） x 补 = 00.1001 x补 = 00.1001+ y补 =00.1100 + -y补 =11.0100x+y补 =01.0101 x-y补 =11.1101因为双符号位相异，结果发生溢出。 所以 x-y=-0.0011。（2） x补 =11.1100 x补 =11.1100+ y补 =00.1001 + -y补 =11.0111x+y补 =00.0101 x-y补 =11.0011x+y=+0.0101 x-y
5、=-0.11016.某双面磁盘，每面有 220 道，内层磁道周长为 70cm，内层位密度 400 位/cm，转速 3000转/分，问：（1）磁盘存储容量是多少？ （2）数据传输率是多少？解：（1）每道信息量=400 位/cm70cm=28000 位=3500B每面信息量=3500B220=770000B磁盘总容量=770000B2=1540000B（2）磁盘数据传输率，也即磁盘的带宽 Dr=rNN 为每条磁道容量，N=3500Br 为磁盘转速 r=3000 转/60S=50 转/S所以，Dr=rN=50/S3500B=175000B/S7.设 X=+15,Y=-13，用带求补器的原码阵列乘法求
6、出乘积 XY=?解：设最高位为符号位，输入数据为原码X原=01111 Y原=11101因符号位单独考虑，算前求补器输出后 =1111 =1101XY1 1 1 1 1 1 0 11 1 1 10 0 0 01 1 1 1+ 1 1 1 11 1 0 0 0 0 1 1算后求补级输出为 11000011，加上乘积符号位 1，得XY=111000011换算成二进制数真值是 XY=（-11000011）2=（-195）108.刷新存储器的重要性能指标是它的带宽，若显示工作方式采用分辨率为 10241024，颜色深度为 24 位，帧频（刷新速率）为 72Hz，求刷新存储器的容量是多少？解：因为 刷存容
7、量=分辨率颜色深度刷新速率所以 102410243B=3072KB=3MB9.已知 x=+13,y=-11，用带求补器的原码阵列乘法器求 xy=？并用十进制数乘法验证。解：输入数据为 x 原 =01101 y原 =11011因符号位单独考虑，算前求补输出后：x=1101，y=10111101 1011110111010000+ 110110001111乘积符号位运算结果:x 0y0=01=1算后求补器输出为 10001111，加上乘积符号位 1，得原码乘积值xy 原 =110001111，换算成二进制数真值 xy=（-10001111） 2=（-143） 10十进制数乘法验证: 13(-11)
8、=-143.10.某双面磁盘，每面有 220 道，内层磁道周长为 70cm，内层位密度 400 位/cm，转速 3000转/分，请计算：(1)磁盘存储容量是多少？(2)数据传输率是多少？解：（1）每道信息量=400 位/cm70cm=28000 位=3500B每面信息量=3500B220=770000B磁盘总容量=770000B2=1540000B（2）磁盘数据传输率（也即磁盘的带宽）Dr=rNN 为每条磁道容量，N=3500Br 为磁盘转速，r=3000 转/60s=50 转/s所以 Dr=rN=50/s3500B=175000B/S11.设 x=+12，y=-12，输入数据用原码表示，用带
9、求补器的阵列乘法器求出 xy=?解：输入数据为 x 原 =01100 y原 =11100因符号位单独考虑，算前求补输出后：x=1100，y=11001100 1100000000001100+ 110010010000乘积符号位运算结果为：x 0y0=01=1算后求补及输出为 10010000，加上乘积符号位 1，得原码乘积值xy 原=110010000，换算成二进制数真值 xy=（-10010000） 2=（-144） 1012.某双面磁盘，每面有 220 道，已知磁盘转速 r=3000 转/分，数据传输率为 175000B/S，求磁盘总容量。解： 因为 Dr = rN r = 3000 转
10、/分 = 50 转/秒所以 N = Dr/r = （175000B/s） （50/s）= 3500B磁盘总容量 = 3500B220 = 1540000B13.已知 x 和 y，用变形补码计算 x-y，同时指出运算结果是否溢出。（1）x=+0.11011 y=-0.11111 (2)x=+0.10111 y=+0.11011解： （1） x 补 =00.11011+ -y补 =00.11111x-y补 =01.11010两位符号位不同，产生溢出。（2） x 补 =00.10111+ -y补 =11.00101x-y补 =11.11100所以 x-y=-0.0010014.CD-ROM 光盘的外
11、缘有 5mm 宽的范围因纪录数据困难，一般不使用，故标准的播放时间为 60 分钟。请计算模式 1、模式 2 情况下光盘存储容量是多少？解：扇区总数=606075=270000模式 1 存放计算机程序和数据，其存储容量为2700002048/1024/1024=527MB模式 2 存放声音、图像等多媒体数据，其存储容量为2700002336/1024/1024=601MB15.已知 x=-0.01111,y=+0.11001,求x 补 、-x 补 、y 补 、-y 补 、x+y=？ x-y=？解：x 原 =1.01111 x补 =1.10001 所以-x 补 =0.01111y原 =0.1100
12、1 y补 =0.11001 所以-y 补 =1.00111x补 = 11.10001+ y补 = 00.11001 x+y补 = 00.01010所以 x+y=+0.01010x补 = 11.10001+ -y补 = 11.00111x-y补 = 10.11000因为符号位相异，所以结果发生溢出。16.设存储器容量为 32 字，字长 64 位，模块数 m=4，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns，数据总线宽度为 64 位，总线传送周期 =500ns。问顺序存储器和交叉存储器的带宽各是多少？解：顺序存储器和交叉存储器连续读出 m=4 个字的信息总量都是：q=64 位4=25
13、6 位顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是：t2=mT=4200ns=800ns=810-7(s)t1=T+(m-1)=200+350=350ns=3.510 -7(s)顺序存储器的带宽是：W2=q/t2=256/(810-7)=32107(位/s)交叉存储器的带宽是：W1=q/t1=256/(3.510-7)=73107(位/s)17存储器容量为 32 字，字长 64 位，模块数 m = 8，用交叉方式进行组织。存储周期 T = 200ns, 数据总线宽度为 64 位，总线传输周期 = 50ns。问该存储器的带宽是多少？解：连续读出 m=8 个字的信息量是：q = 64
14、位8 = 512 位连续读出 8 个字所需的时间是：t=T+（m1）=200+750=5.510 -7s交叉存储器的带宽是: W = q/t = 512/（5.510 -7s） 9310 7 位/s18.已知 X=+15,Y=-13，输入数据用补码表示，用带求补级的补码阵列乘法器计算 XY=? 并用十进制数乘法验证。解：设最高位为符号位，输入数据用补码表示为：X补 =01111，Y 补 =10011乘积符号位单独运算：X 0 Y0=0 1=1 + +算前求补器输出：X=1111 Y=11011 1 1 1 1 1 0 11 1 1 10 0 0 0 1 1 1 1 + 1 1 1 11 1 0
15、 0 0 0 1 1算后求补器输出为 00111101，加上乘积符号位 1，最后得补码乘积值为XY补 =100111101利用补码与真值的换算公式，补码二进制数的真值是XY=-128+125+124+123+122+120=(-195)10十进制数乘法验证：XY=15(-13)=-19519.某总线在一个总线周期中并行传送 4B 的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 33MHz，求总线带宽是多少？解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个总线周期传送的数据量用 D表示，根据总线带宽定义，有：Dr=D/F=Df=4B33106/s=132MB/s
16、20.某总线在一个总线周期中并行传送 4 个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为 66MHz，求总线带宽是多少？解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个周期传送的数据量用 D 表示，根据总线带宽定义，有：Dr = D/T = Df = 4B66106/s = 264MB/s21.总线在一个总线周期内并行传送 2 个字节的数据，设一个总线周期等于一个总线时钟，总线时钟频率为 33MHz，求总线带宽是多少？解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个周期传送的数据量用 D 表示，根据总线带宽定义，有：Dr = D/T =
17、Df = 2B33106/s = 66MB/s22.已知 x=+13,y=-11，输入数据用原码表示,用带求补器的原码阵列乘法器求 xy=？ 解：输入数据为 x 原 =01101 y原 =11011因符号位单独考虑，算前求补输出后：x=1101，y=10111101 1011110111010000+ 110110001111乘积符号位运算结果为:x 0 y0=0 1=1 + +算后求补及输出为 10001111，加上乘积符号位 1，得原码乘积值xy 原=110001111，换算成二进制数真值 xy=（-10001111） 2=（-143） 1023.已知 x=0.1011,y=-0.0101
18、,求 x+y=?,x-y=?解： x 补 =00.1011 x补 =00.1011+y补 =11.1011 +-y补 =00.010100.0110 01.0000x+y=+0.0110 x-y 产生溢出24.已知：X=0.1011,Y=0.0101,求X/2 补 ,X/4补 X 补 ，Y/2 补 ,Y/4补 ，Y 补解：X 补 = 0.1011 X/2补 = 0.01011 X/4补 = 0.001011 X 补 = 1.0101Y 补 = 1.1011 Y/2补 = 1.11011 Y/4补 = 1.111011 Y 补 = 0.010125.机器数字长 8 位（含 1 位符号位） ，若机
19、器数为 81（十六进制） ，当它分别表示原码、补码、反码和移码时，等价的十进制数分别是多少？原码： -1，补码： -127， 反码：-126，移码：+1。26.机器数字长为 8 位（含 1 位符号位） ，当 X= -127 （十进制）时，其对应的二进制表示，(X)原 表示，(X) 反 表示，(X) 补 表示，(X) 移 表示分别是多少？解：二进制表示为 -01111111X原 = 11111111 X反 = 10000000X补 = 10000001 X移 = 0000000127.求十进制数-113 的原码表示，反码表示，补码表示和移码表示（用 8 位二进制表示，并设最高位为符号位，真值为
20、7 位） 。解：原码 11110001 反码 10001110补码 10001111 移码 0000111128.将十进制数 354 转换成二进制数、八进制数、十六进制数和 BCD 数。解：（1） （354 ）10=（162.A）16（2） （354 ）10=（101100010.1010）2（3） （354 ）10=（542.5）8（4） （354 ）10=（001101010100.011000100101） BCD29浮点数格式如下：1 位阶符，6 位阶码，1 位数符，8 位尾数，请写出浮点数所能表示的范围（只考虑正数值） 。解：最小值 2-1111110.00000001最大值 211
21、11110.1111111130.显示工作方式采用分辨率为 1024768，颜色深度为 3B,桢频为 72Hz,计算刷新存储器带宽应是多少？解：刷存所需带宽=分辨率每个像素点颜色深度刷新速率，故刷存带宽为：10247683B72/s=165888KB/s=162MB/s.31有一个 1024K32 位的存储器，由 128K8 位的 DRAM 构成。问：（1）总共需要多少 DRAM 芯片。（2）采用异步刷新，如果单元刷新间隔不超过 8ms，则刷新信号周期是多少？解：（1）DRAM 芯片容量为 128K8 位 = 128KB存储器容量为 1024K32 位 = 1024K4B =4096KB所需芯
22、片数 4096KB128KB = 32 片（2）对于 128K8 位的 DRAM 片子，选择一行地址进行刷新，取刷新地址 A8A0，则 8ms 内进行 512 个周期的刷新。按此周期数，5124096 = 128KB，对一行上的 4096 个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为 8ms512 = 15.6s32某总线在一个总周期中并行传送 2 个字节的数据。设一个总线周期等于一个总线时钟周期，总线时钟频率 66MHz,求总线带宽是多少？解：设总线带宽用 Dr 表示，总线时钟周期用 T=1/f 表示，一个周期传送的数据量用 D 表示，根据总线带宽定义，有：Dr = D/T = D
23、f = 2B66106/s = 132MB/s33异步通信方式传送 ASCII 码，数据位 8 位，奇校验 1 位，停止位 1 位。计算当波特率为 4800 时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？解：每个字符格式包含十个位，因此字符传送速率4800 波特/10=480 字符/秒每个数据位时间长度 T=1/4800=0.208ms数据位传送速率 8480=3840 位/秒34若浮点数 X 的二进制存储格式为（41360000） 16，求其 32 位浮点数的十进制值。解：将 16 进制数展开后，可得二进制格式为0 1000 0010 0110 1100 00
24、00 0000 0000 000 S 阶码 8 位 尾数 23 位 指数 e = 阶码-127 = 10000010-01111111 = 00000011 = （3） 10包括隐藏位 1 的尾数 1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011于是有 X=（-1） S1.M2e =+（1.011011）2 3 = +1011.011=（11.375） 1035.设机器字长为 16 位，定点表示时，尾数 15 位，阶符 1 位。(1)定点原码整数表示时，最大正数为多少？最小负数为多少？(2)定点原码小数表示时，最大正数为多少？最小负数为多少？解：（
25、1）定点原码整数表示时最大正数：（2 15-1） 10 = （32767） 10最小负数：-（2 15-1） 10=（-32767） 10（2）定点原码小数表示时最大正数：（1-2 -15） 10最小负数：-（1-2 -15） 1036.已知N 1补 =(011011)2, N2补 = (101101)2,求N 1补 ,N2补 具有的十进制数值。解:N 1补=（011011） 2 利用补码与真值换算公式,得N1 = 025+124+123+022+121+120 = 27N2补=（101101） 2所以 N 2 = -125+024+123+122+021+120 = -19五应用题（每小题
26、5 分，计 40 分） 1. 用 16k8 位的 SRAM 芯片构成 64K16 位的存储器，要求画出该存储器的组成逻辑框图。解：存储器容量为 64K16 位，其地址线为 16 位（A 15A0） ，数据线也是 16 位（D 15D0）SRAM 芯片容量为 16K8 位，其地址线为 14 位，数据线为 8 位，因此组成存储器时须字位同时扩展。字扩展采用 2 ：4 译码器，以 16K 为一个模块，共 4 个模块。位扩展采用两片串接。图 5.12. 提高存储器速度可采用哪些措施，请说出至少五种措施。答：措施有：采用高速器件，采用 cache （高速缓冲存储器） ，采用多体交叉存储器，采用双端口存储
27、器，加长存储器的字长。3. 若机器字长 36 位，采用三地址格式访存指令，共完成 54 种操作，操作数可在 1K 地址范围内寻找，画出该机器的指令格式。解：操作码需用 6 位，操作数地址码需用 10 位。格式如下6 10 10 10OP D1 D2 D3OP:操作码 6 位D1 ：第一操作数地址，10 位D2 ：第二操作数地址，10 位D3 ：第三操作数地址，10 位4. 举例说明存储器堆栈的原理及入栈、出栈的过程。解：所谓存储器堆栈，是把存储器的一部分用作堆栈区，用 SP 表示堆栈指示器，M SP表示堆栈指示器指定的存储器的单元，A 表示通用寄存器。入栈操作可描述为（A）M SP,(SP-1
28、)SP出栈操作可描述为（SP+1）SP,(M SP)A5. 试画出三总线系统的结构图。解：三总线结构如下图所示：系统总线内存总线I/O 总线图 5.56某加法器进位链小组信号为 C4C3C2C1,低位来的进位信号为 C0,请写出并行进位方式的C4C3C2C1的逻辑表达式。解：并行方式：C 1 = G1 + P1C0C2 = G2 + P2G1 + P2P1C0C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0C4 = G4 + P4G4 + P4P3G2 + P4P3P2G1 + P4P3P2P1C07. 某加法器进位链小组信号为 C4C3C2C1,低位来的进位信号为 C0，
29、请按串行进位方式写出C4C3C2C1的逻辑表达式。解：串行方式：C 1 = G1 + P1C0 C2 = G1 + P2C1 C3 = G3 + P3C2 C4 = G4 + P4C3其中 G 1 = A1B1 P1 = A1B 1G2 = A2B2 P2 = A2B 2G3 = A3B3 P3 = A3B 3G4 = A4B4 P4 = A4B 48格式如下所示，其中 OP 为操作码，试分析指令格式特点。16 12 9 5 4 0 解：（1）OP 字段指定 32 种操作（2）单字长二地址指令,操作数在通用寄存器中(32 个)或主存中OP 源寄存器 目标寄存器内存中线CPU 内存 IOP（通道
30、）I/O 接口 I/O 接口（3）每个操作数可以指定 8 种寻址方式（4）操作数可以是 RR 型、RS 型、SS 型9.用时空图法证明流水处理器比非流水处理器具有更大的吞吐能力。解：时空图法：假设指令周期包含四个子过程：取指令（IF） 、指令译码（ID） 、 执行运算（EX） 、结果写回（WB） ，每个子过程称为过程段（S i） ，这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。 S1 S2 S3 S4入 出(a)指令周期流程图 5.9图 5.9（b）表示非流水 CPU 的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此
31、每隔 4 个单位时间才有一个输出结果，即一条指令执行结束。图 5.9（c）表示流水 CPU 的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。比较后发现：流水 CPU 在八个单位时间中执行了 5 条指令，而非流水 CPU 仅执行 2 条指令，因此流水 CPU 具有更强大的数据吞吐能力。10.总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步时序图。IF ID EX WB(b)非流水 CPU 时空图(c)流水 CPU 时空图解:分五个阶段：总线请求，总线仲裁，寻址（目的地址） ，信
32、息传送，状态返回（或错误报告） 。时序图：图 5.1011.要求用 128K16 位的 SRAM 芯片设计 512K16 位的存储器，SRAM 芯片有两个控制端：当 CS 有效时该片选中。当 W/R=1 时执行读操作，当 W/R=0 时执行写操作。用 64K16 位的 EPROM 芯片组成 128K16 位的只读存储器。试问：。数据寄存器多少位？地址寄存器多少位？共需多少片 EPROM?画出此存储器组成框图。解：（1）存储器的总容量为：512K16 位（SRAM）+128K16 位（EPROM）=640K16 位。数据寄存器 16 位。（2）因为 220=1024K640K，所以地址寄存器 2
33、0 位。（3）所需 EPROM 芯片数为（128K2B）/（64K2B）=2（片）设存储器地址空间分配如下：（3）128K 512K 存储器组成框图如下：图 5.1112.画出 PCI 总线结构框图。说明三种桥的功能。解：PCI 总线结构框如图 C5.12 所示。 图 5.12桥在 PCI 总线体系结构中，起着重要的作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按 CPU 的需要出现在总线上。由上可见，以桥连接实现的 PCI
34、 总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。13.设存储器容量为 32 字，字长 64 位，模块数 m=4，请分别画出顺序方式和交叉方式组织的存储器结构示意图。解：(1)内存地址 4 3 2 1 0 模块 字M0 M1 M2 M3EPROMSRAM数据总线（64 位）（a） 顺序存储器图 5.13.1(2)内存地址 4 3 2 1 0 字 模块M0 M1 M2 M3数据总线（64 位）（b） 交叉存储器图 5.13.214.指令格式如下所示，其中 OP 为操作码，试分析指令格式特点。15 10 7 4 3 0OP 源寄存器 目标寄存器解：（1）操作码字段 OP 可以指定 26=6
35、4 种基本操作。（2）单字长（16 位）二地址指令。（3）源寄存器和目标寄存器都是通用寄存器（各指定 16 个） ，所以是 RR 型指令，两个操作数均在通用寄存器中。（4）这种指令结构常用于算术/逻辑类运算指令，执行速度最快。15.假设有磁盘、磁带、打印机三个设备同时工作。磁盘以 30s 的间隔向控制器发 DMA 请求，磁带以 45s 的间隔发 DMA 请求，打印机以 150s 间隔发 DMA 请求。根据传输速率，磁盘优先权最高，磁带次之，打印机最低，假设 DMA 控制器每完成一次 DMA 传送所需的时间是 5s。若采用多路型 DMA 控制器，请画出 DMA 控制器服务三个设备的工作时间图。解
36、:由图看出，T 1间隔中控制器首先为打印机服务，因为此时只有打印机有请求。T 2间隔01234567891011121314151234567161718192021222312345672425262728293031123456704812162024282345671591317212529910111213141512345672610141822263017181920212223123456737111519232731252627282930311234567前沿磁盘、磁带同时有请求，首先为优先权高的磁盘服务，然后为磁带服务，每次服务传送一个字节。在 90s 时间阶段中，为打印机
37、服务只有一次（T 1）,为磁盘服务四次（T 2,T4,T6,T7）,为磁带服务三次（T 3,T5,T8） ，从图上看到，在这种情况下 DMA 尚有空闲时间，说明控制器还可以容纳更多设备。图 5.1416.微程序共有 60 条微指令，18 个微命令（直接控制） ，6 个微程序分支，请画出微程序控制器组成框图，简述各部分的功能。解：根据题意，微指令格式如下：微指令字段（18 位） P 字段（3 位） 下址字段（6 位）由此可画出微程序组成框图如下：图 5.1617.画出中断处理过程流程图。解：图 5.1718.某刷新存储器所需的带宽为 160MB/S，实际工作时，显示适配器的几个功能部分要争用刷存
38、的带宽。假定总带宽的 50%用于刷新屏幕，保留 50%带宽用于其它非刷新功能。请问刷存总带宽应为多少？为达到此刷存带宽，应采取何种措施？解：刷存总带宽 160MB/S100/50=300MB/S。可采用如下技术措施：使用高速的 DRAM 芯片组成刷存。刷存采用多体交叉结构。加大刷存至显示控制器的内部总线宽度。刷存采用双端口存储器结构，将刷新端口与更新端口分开。19.微程序共有 58 条微指令，20 个微命令（直接控制） ，6 个微程序分支，请画出微指令格式和微程序控制器组成框图。解：根据题意，微指令格式如下（直接控制方式）：由此可画出微程 微命令字段（20 位） P 字段（6 位） 下址字段（
39、6 位）序组成框图如下：指令寄存器 状态条件 IR20 位 微命令信号6 位 图 C5.1920.设存储器容量为 32 字，字长 64 位，模块数 m=4，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns,数据总线带宽为 64 位，总线传送周期 =50ns。问顺序存储器和交叉存储器的带宽各是多少？解：顺序存储器和交叉存储器连续读出 m=4 个字的信息总量都是：q=64 位4=256 位顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是：t2=mT=4200ns=800ns=810-7(s)t1=T+(m-1)=200+350=350ns=3.510 -7(s)顺序存储器和交叉存
40、储器的带宽分别是:W1=q/t2=256/(810-7)=32107(位/s)W2=q/t1=256/(3.510-7)=73107(位/s)21.DMA 传送方式有哪几种？画出题目的原理示意图。解: DMA 传送方式有：（1） 停止 CPU 访内（2） 周期挪用（3） DMA 与 CPU 交替访内原理示意图如下图所示： 内存工作时间 t CPU 控制并 CPU 不执行程序 使用内存DMA 控制并 DMA 不工作 DMA 不工作使用内存 DMA 工作（a）停止 CPU 访问内存内存工作时间 tCPU 控制并OP地址译码控制存储器6429 位微地址寄存器地址转移逻 辑P 字段 控 制 字 段使用
41、内存DMA 控制并使用内存（b）周期挪用内存工作时间 tCPU 控制并使用内存 C 1 C1DMA 控制并 C 2 C2使用内存 （c）DMA 与 CPU 交替访内图 5.2122.存储器容量为 32 字，字长 64 位，模块数 m=8，用交叉方式进行组织。存储周期T=200ns,数据总线宽度为 64 位，总线传送周期 =50ns。问该存储器的带宽是多少？解：连续读出 m=8 个字的信息量是：q=64 位8=512 位连续读出 8 个字所需的时间是：t=T+(m-1)=200+750=550ns=5.510 -7s交叉存储器的带宽是：W=q/t=512/(5.510-7/s)9310 7位/s
42、23.图中所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器 IM 最大容量为 16384 字（字长 18 位） ，数据存储器 DM 最大容量是 65536 字（字长 16 位）。各寄存器均有“打入” （R in）和“送出” （R out）控制命令，但图中未标注出。指出下列各寄存器的位数：程序计数器 PC； 指令寄存器 IR；累加寄存器 AC 0和 AC1；通用寄存器 R0R3；指令存储器的地址寄存器 IAR；指令存储器的数据缓冲寄存器 IDR；数据存储器的地址寄存器DAR；数据存储器的数据缓冲寄存器 DDR。图 5.23解：PC=14 位 IR=18 位AC0=AC1
43、=16 位 R 0R3=16 位IAR=14 位 IDR=18 位DAR=16 位 DDR=16 位24.用 16K16 位的 DRAM 芯片构成 64K32 位存储器。问需要多少个这样的 DRAM 芯片？画出该存储器的组成逻辑框图。解：DRAM 芯片容量为 16K16 位=2 1416片内地址线 14 位（A 13A0） ，数据线 16 位。存储器容量为 64K32 位=2 1632 全部地址线 16 位（A 15A0） ，数据线 32 位。所需芯片总数为（64K32）（16K16）=8（片）因此存储器可分为 4 个模块，每个模块 16K32 位，各模块通过 A15、A 14进行2:4 译码
44、器选择。存储器的组成逻辑框图如下：图 5.2425.画出 PCI 总线结构框图，说明 HOST 总线，PCI 总线，LAGACY 总线的功能。解：HOST 总线连接主存、多个 CPU。PCI 总线连接各种高速 PCI 设备，亦可使用 HOST 桥与 HOST 总线相连或使用负载能力 PCI/PCI 桥与已和 HOST 总线相连的 PCI 总线相连，从而得以扩充整个系统的 PCI 总线。LAGACY 总线可以充分利用市场上丰富的适配卡，支持中、低速 I/O 设备。 图如下：图 5.2526.某机指令格式如图所示：OP X D15 10 9 8 7 0图中 X 为寻址特征位，且 X=0 时，不变址
45、；X=1 时，用变址寄存器 X1进行变址；X=2时，用变址寄存器 X2进行变址；X=3 时，相对寻址。设（PC）=1234H， （X 1）=0037H,(X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H 表示十六进制）(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H解:（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H27.现有一 64K2 位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。设地址线 x 根，数据线 y 根，则2xy
46、=64K2若 y=1 x=17y=2 x=16 y=4 x=15y=8 x=14因此，当数据线为 1 或 2 时，引脚之和为 18共有 2 种解答28.已知某 8 位机的主存采用半导体存储器，地址码为 18 位，采用 4K4 位的 SRAM 芯片组成该机所允许的最大主存空间，并选用模块条形式，问：（1） 若每个模块条为 32K8 位，共需几个模块条？（2） 每个模块条内有多少片 RAM 芯片?（3） 主存共需多少 RAM 芯片？CPU 需使用几根地址线来选择各模块？使用何种译码器？解: (2 188）/（32k 8）=8，故需 8 个模块(32k8）/（4k 4）=16，故需 16 片芯片共需 816=128 片芯片为了选择各模块，需使用 3:8 译码器即 3 根地址线选择模条。29.A、B、C 是采用中断方式交换信息
