1、多芯片封装技术及其应用发表时间: 2007-1-23 20:17 作者: tonyqin 来源: 半导体技术天地字体: 小 中 大 | 打印 多芯片封装技术及其应用 1 引言 数十年来，集成电路封装技术一直追随芯片的发展而进展，封装密度不断提高，从单芯片封装向多芯片封装拓展，市场化对接芯片与应用需求，兼容芯片的数量集成和功能集成，为封装领域提供出又一种不同的创新方法。手机器件的典型划分方式包括数字基带处理器、模拟基带、存储器、射频和电源芯片。掉电数据不丢失的非易失性闪存以其电擦除、微功耗、大容量、小体积的优势，在手机存储器中获得广泛应用。每种手机都强调拥有不同于其他型号的功能，这就使它需要某种
2、特定的存储器。日趋流行的多功能高端手机需要更大容量、更多类型高速存储器子系统的支撑。封装集成有静态随机存取存储器（SRAM）和闪存的 MCP，就是为适应 2.5G、3G 高端手机存储器的低功耗、高密度容量应用要求而率先发展起来的，也是闪存实现各种创新的积木块。国际市场上，手机存储器 MCP 的出货量增加一倍多，厂商的收益几乎增长三倍，一些大供应商在无线存储市场出货的 90是 MCP，封装技术与芯片工艺整合并进。2 MCP 内涵概念在今年的电子类专业科技文献中，MCP 被经常提及，关于 MCP 技术的内涵概念不断丰富，表述出其主要特征，当前给定的 MCP 的概念为：MCP 是在一个塑料封装外壳内
3、，垂直堆叠大小不同的各类存储器或非存储器芯片，是一种一级单封装的混合技术，用此方法节约小巧印刷电路板 PCB 空间。MCP 所用芯片的复杂性相对较低，无需高气密性和经受严格的机械冲击试验要求，当在有限的 PCB 面积内采用高密度封装时，MCP 成为首选，经过近年来的技术变迁，达到更高的封装密度。目前，MCP 一般内置 39 层垂直堆叠的存储器，一块 MCP 器件可以包括用于手机存储器的与非NOR，或非 NAND 结构的闪存以及其他结构的 SRAM 芯片层，如果没有高效率空间比的 MCP，在高端手机中实现多功能化几乎是不可能的。MCP 不断使新的封装设计能够成功运用于使实际生产中。各芯片通过堆叠
4、封装集成在一起，可实现较高的性能密度、更好的集成度、更低的功耗、更大的灵活性、更小的成本，目前以手机存储器芯片封装的批量生产为主，开发在数码相机和 PDA 以及某些笔记本电脑产品中的应用。在封装了多种不同的、用于不同目的芯片的 MCP 基础上，一种更高封装密度的系统封装 SiP 成为 MCP 的下一个目标。反过来讲，SiP 实际上就是一系统级的 MCP，封装效率极大提高。SiP 将微处理器或数字信号处理器与各种存储器堆叠封装，可作为微系统独立运行。将整个系统做在一个封装中的能力为行业确立了一个新标准：“2M/2m“。设计者需要把最好性能和最大容量存储器以最低功耗与最小封装一体化，用于手机中。换
5、句话说：将两大写的 M（MIPS 和 MB）最大化，把两个小写的m（mW 和 mm）最小化。无线存储器向单一封装发展，任何可以提高器件性能、降低封装成本的新技术都是双赢，现在市场潮流 MCP 产品是将来自不同厂家的多种存储芯片封装在一起，技术上优势互补，封装产品具有很高的空间利用率，且有利于提高整机的微型化和可靠性，改善电气性能。从发展趋势看，MCP 并非全新概念，与超薄叠层芯片尺寸封装有很多相同之处，但其显著特征是所封装的芯片类型增加，密度更高，以获得最大灵活性和伸缩性。MCP 是 SiP 架构中的 Stacked IC，而非 Package stachking 或 Super IC sta
6、ck 丰富SiP 所涵盖的具体芯片的细化，技术融合难免有概念炒作之嫌。就像倒装芯片封装，游离在众多的 BGA、CSP 、 WLP、柔性板上倒装 FCoF、封装倒装片 FCIP 等类型产品中，它们 之间相辅相成，彼此间既独立又有关联，共同构成新一代电子封装技术。3 MCP 关键技术半导体圆片后段制程技术加速发展，容许在适当的结构中，将某些、某类芯片整合在单一的一级封装内，结构上分为金字塔式和悬梁式堆叠两种，前者特点是从底层向上芯片尺寸越来越小，后者为叠层的芯片尺寸一样大。MCP 日趋定制化，能给顾客提供独特的应用解决方案，比单芯片封装具有更高的效率，其重要性与日剧增，所涉及的关键工艺包括如何确保
7、产品合格率，减薄芯片厚度，若是相同芯片的层叠组装和密集焊线等技术。3.1 确好芯片 KGDKGD 是封装之前经制造商老化、测试等早期失效淘汰验证的电性能合格的芯片。这种良品芯片的筛选技术方案趋向多样化。MCP 的商业模式首先基于 KGD，以保证在MCP 整合之前每个芯片都有特定的质量和可靠性水平，能够产生 MCP 高良品率，确保最终品质，同时允许在一个独立封装单元里使用从不同厂商那里获得的最合适的芯片。产业界开发各种各样的性能测试/老化夹具的方法，降低 KGD 成本花费。例如，整个圆片接触系统、牺牲金属层法、柔性探针接触法、单芯片插槽法、凸点夹具法、激光修复等先进技术，MCP 具体分析每种方法
8、的测试标准、预定质量、可靠性等级，在确定 KGD 成本的基础上，节省测试时间甚至完全不需要老化测试，避免一个内置芯片的缺陷导致整个 MCP 损失的潜在风险，评估 KGD 的先决条件是必须精确定义所需的可靠性等级。3.2 圆片背面减薄技术MCP 可内置叠层的芯片数量在迅速增加，内含四个、五个、甚至八个芯片，产品化在 1mm 封装高度下内置五个芯片，在 1.4mm 封装高度下，开发出内置 9 个芯片叠层的产品，计划 2005 年可内置的芯片数为 10 个，2006 年为 11 个。每块 MCP 器件内置芯片数量越多，其封装高度也随之增加，为解决这一矛盾，研发 MCP 过程中，必须将电路层制作完后的
9、圆片背面减薄瘦身，再划片为单个芯片，MCP 化。目前的减薄方法主要有超精密磨削、化学机械抛光、电化学腐蚀、湿法腐蚀、常压等离子腐蚀、干式抛光等技术，提高圆片背面减薄加工效率，减小其表面和亚表面损伤，减缓或避免圆片翘曲变形，机械研磨减薄一般在 150m 左右，等离子刻蚀方法可达100m。高 1.4mm 封装内，56 层叠片的 MCP 一般要求芯片减薄到 85m 左右，如果是 9 片叠层的话，芯片厚度为 70m ，小于 50m 的减薄技术已在研发中。今后，圆片背面减薄趋向 2030m 的极限厚度，圆片越薄，其柔韧性越好，受外力冲击引起的应力也越小。3.3 再分布隐埋层 RDL 技术再分布隐埋层 R
10、DL 技术可重新安排压焊点到芯片让任何合理的位置，这一技术包括单层铝、单层或多层铜的金属镀层选择以及多层薄膜 RDL，多层薄膜 RDL 允许四层设计和重新分配。采用 RDL 技术，芯片中心的压焊点可被重新分配到芯片的周边、两侧或任何一侧。通过这种变化，设计师可更加灵活地考虑封装方面的芯片放置，比如，芯片可分别以垂直层叠、交错层叠，并排层叠的方式排列。3.4 隔片技术生产厂商追求的终极 MCP 就是在既定的安装高度与内置芯片数量前提下，可任意组合叠层的芯片。为实现此目标，采用无功能的超薄柔性隔片（Dummychip ） ，确保芯片间空隙，满足芯片布线要求。9 片叠层 MCP 中，3 层是隔片，其
11、他的 6 层才有功能。目前，MCP 可做到基带处理芯片和闪存、SRAM 叠层，开发在树脂层中埋入金属引线工艺，替代隔片，缩小近一半间隔距离，设立如何解决大规模逻辑芯片和其他存储芯片 MCP 化课题。3.5 低弧度引线键合当芯片减薄厚度小于 100m 左右时，要求引线键合弧度高必须小于这一数字，采用25m 金丝的正常键合弧高为 125m，使用反向引线键合优化工艺后，可以达到75m 以下的弧高。与此同时，反向引线键合技术要增加一个打弯工艺，保证不同键合层的间隙。3.6 键合引线无摇动技术键合引经密度增高、长度延伸、形状更复杂时，会增加短路的可能性。采用低粘度的模塑料和降低模塑料的转移速度有助于减小
12、键合引线的摆动，防止引线短路，现已研发出键合引线无摆动（nosweep）模塑技术。此外，MCP 的其他工艺基本上与很多先进封装技术相兼容，延用其设备及材料，进行新的设计、贴片、组装、测试，尽快进入批量生产，及早投放市场。4 MCP 产品架构高端手机存储器的配置几乎与现在台式电脑的内存一样，而且类型更加丰富，手机芯片成本中闪存约占 23，已超过基带处理器，到 2007 年闪存容量将从今天的750Mb 增大到 5Gb 以上，表 1 和表 2 分别示出目前其应用概况与特性比较。SRAM以及或非 NOR、与非 NAND 闪存共同支撑起高端手机存储子系统、 ，SRAM 及其改进型 PSRAM（伪静态 R
13、AM） 、LPSDRAM（低功耗 SDRAM） 、Cellular RAM、COMORAM 、UtRAM 等作高速工作数据缓存，NOR 闪存多用于手机操作系统直接执行程序代码 XIP 的存储， NAND 闪存用作大容量数据存储，存储器容量随手机功能的增加而扩大，而手机 PCB 上分配给存储器的容积极其有限。为追求大容量，小体积、微功耗、低成本，封装多种类型存储芯片的 MCP 适应这一需求而流行，采用 SRAM 和闪存分离架构的封装产品被放弃，各生产厂家展开激烈的竞争。一般而言，MCP 外形尺寸与单芯片封装几乎相同，图 1 示出手机存储器的 MCP 架构框图，其类型大多数是根据特定合同委托制造商
14、 OEM 的需求定制的。一些芯片厂商并不生产其顾客所需的所有类型的存储芯片，却积极与其他厂家合作，按 OEM 需求，提供很多类型的 MCP 产品，表 3 示出市场调查公司 iSuppli 的市场预测情况。ORNAND 架构由市场份额领先的 Spansion 公司提出，针对 3G 手机，将 NOR 的质量，快速随机读取速度与 NAND 的大容量和成本优势巧妙结合，容量在 38Gb 之间，计划 2005 年推出 1.8V、512Mb 的产品，以及提供采用 1.25Gb 闪存的多配置MCP 样品，2007 年提供一个全面的、容量高达 8Gb 的 ORNAND 架构产品系系列，并会根据顾客要求，采用
15、MCP 技术，将 SRAM、PSRAM 与闪存封装在一起供货。Spansion 在全球现有 4 家封装测试工厂，其中投资数亿美元，建于苏州的工厂是该公司规模最大、技术最先进的封装测试厂，公司的 MCP 设计中心就设立在苏州工厂。One NAND 在 NAND 基础上融入 NOR 特性，集成有缓存和逻辑接口，可提供高达108MB/s 的数据传输速度，三星电子率先采用 90nm 工艺开发出 1Gb 容量 One NAND 手机闪存，并研发成功 8 芯片 MCP 技术，在最小化整体芯片厚度的同时，减少堆栈芯片之间空隙，在 1.4mm 封装高度内容量达 3.2Gb。英特尔对 MCP 最身体力行，将 N
16、OR 闪存、lpSDRAM 与微处理器堆叠封装在一起，相比单芯片封装的体积缩小 72，在上海、成都各建有封装测试工厂。意法半导体 ST 公司可同时提供多种存储芯片，开发新的 MCP 技术，在相同厚度的封装中，叠装更多的芯片，面向手机市场，推出基于 NAND 和 NOR 的 MCP 存储器系统，大页面（同步接口）NAND 使 MCP 容量大增，可由 256Mb、512Mb 或 1Gb 的 NAND 与 256Mb 或512Mb 的 LP SDRAM 组成 MCP，与现代半导体在国内建合资企业，投资封装测试技术。瑞萨的高端产品以 NOR 闪存为基础的 MCP，用 NORLPSDRAM 类型，迎合市
17、场需求。NOR 闪存厂商推崇 NOR 与 SRAM 或 PSRAM 相结合的MCP，NAND 闪存厂家则提倡 NAND 与 LPSDRAM 或移动 DRAM 相结合的MCP，两大阵营中的 16 家主要供应商现已推出独具优势的产品。SRAM 市场，排名最前位的赛普拉斯半导体公司可提供除闪存外的所有类别SRAM，在国内有封装测试合作伙伴，90以上的低功耗 SRAM 都是向英特尔、ST等闪存厂家提供芯片 MCP。PSRAM 是在 SRAM 基础上发展起来的，面对其技术潜在的巨大商机，现已形成欧美、日本、韩国三大阵营竞争态势，赛普拉斯、英飞凌、美光和瑞萨组成 Cellular RAM 联盟，东芝、日本
18、电气、富士通等日本厂家组成COSMORAM 联盟，韩国三星和现代组成 UtRAM 联盟，三足鼎立各有产品推出。LPSDRAM、LPDDR 有更高的带宽和容量，易于 NAND 闪存实现更高速的接口，但功耗也更大。究竟哪类产品会成为手机存储器主流的技术尚有很多无法预测的因素，今后的结局有可能会是一次严重的供应链混乱。MCP 出现多元化发展趋势，适用其他类产品。例如，砷化镓射频混频器/硅基驱动器件构成模拟放大器，带有一个或多个外部高速缓存的微处理器，微处理器或数字信号处理器与各种存储器构成的多媒体处理器，会有越来越多的厂家采用 MCP。5 结束语3G 时代日益逼近，芯片发展与应用需求双向驱动，封装技术优势互补，催生了 MCP技术及产品，将多重芯片置入单一结构封装内的产品尚不多，并非是技术限制所至，而是商业目的阻碍。随着便携式电子整机的功能增加，MCP 将会更完善，品种系列更丰富，作用更重要
