1、第2章 TMS320C54x的硬件结构,2.1 C54x的基本结构 2.2 C54x的主要特性和外部引脚 2.3 C54x的内部总线结构,2.1 C54x的基本结构,TMS320C54x（简称C54x） TI公司设计的16位定点数字信号处理器 采用改进的哈佛结构，具有高度的操作灵活性和运行速度 适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。,2.1 C54x的基本结构,1. C54x的主要优点, 围绕1组程序总线、3组数据总线和4组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。, 具有高度并行性和专用硬件逻辑的CPU设计，提高了芯片的性能。, 具有
2、完善的寻址方式和高度专业化指令系统,更适应于快速算法的实现和高级语言编程的优化。, 模块化结构设计，使派生器件得到了更快的发展。, 采用先进的IC制造工艺，降低了芯片的功耗,提高了芯片的性能。, 采用先进的静态设计技术，进一步降低了功耗，使芯片具有更强的应用能力。,2. C54x的内部结构,TMS320C54x的组成,中央处理器CPU,I/O功能扩展接口,内部总线控制,特殊功能寄存器,数据存储器RAM,程序存储器ROM,串行口,主机通信接口HPI,定时系统,中断系统,2. C54x的内部结构,TMS320C54x的硬件结构图,特殊功能寄存器,2.2 C54x的主要特性和外部引脚,2.2.1 C
3、54x的主要特性,1、CPU 2、存储器 3、指令系统 其特性还将在后面章节专门介绍,2.2.1 C54x的主要特性,4在片外围电路, 具有软件可编程等待状态发生器 设有可编程分区转换逻辑电路 带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器 支持全双工操作的串行口，可进行8位或16位串行通信,2.2.1 C54x的主要特性,4在片外围电路, 带4位预定标器(前置分频器）的16位可编程定时器 设有与主机通信的并行接口（HPI） 具有外部总线判断控制，以断开外部的数据总线、地址总线和控制信号 数据总线具有总线保持器特性,2.2.1 C54x的主要特性,5电源, 具有多种节电模式。可用IDL
4、E1、IDLE2和IDLE3指令来控制芯片功耗，使CPU工作在省电方式。 可在软件控制下，禁止CLKOUT输出信号。,6片内仿真接口, 具有符合IEEE1149.1标准的片内仿真接口。,2.2.1 C54x的主要特性,7速度, 5.0V电压的器件，其速度可达到40MIPS，指令周期时间为25ns。 3.3V电压的器件，其速度可达到80MIPS，指令周期时间为12.5ns。 2.5V电压的器件，其速度可达到100MIPS，指令周期时间为10ns。 1.8V电压的器件，其速度可达到200MIPS，每个核的指令周期时间为10ns。,2.2.2 C54x的引脚功能,C5402共有144个引脚，引脚分布
5、如图。,2.2.2 C54x的引脚功能,TMS320C5402引脚：,电源引脚 时钟引脚 控制引脚 地址和数据引脚,串行口引脚 主机接口引脚 通用I/O引脚 测试引脚,2.2.2 C54x的引脚功能,1. 电源引脚,C5402采用双电源供电，其引脚有： CVDD（16、52、68、91、125、142），电压为+1.8V，为CPU内核提供的专用电源； DVDD（4、33、56、75、112、130），电压为+3.3V，为各I/O引脚提供的电源； VSS（3、14、34、40、50、57、70、76、93、106、111、128），接地。,电源电路,2时钟引脚,C5402的时钟发生器由内部振荡器
6、和锁相环PLL构成，其引脚功能如表2.2.1所示。,CLKOUT：主时钟输出引脚,周期为CPU的机器周期。,CLKMD1、CLKMD2和CLKMD3：设定时钟工作模式引脚，用来硬件配置时钟模式。,X2/CLKIN：时钟振荡器引脚。若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚接外部时钟输入。,X1：时钟振荡器引脚。若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚悬空。,TOUT：定时器输出引脚。,时钟电路设计内部振荡电路,时钟电路设计晶体振荡电路,3.3V,3控制引脚,控制引脚用来产生和接收外部器件的各种控制信号，引脚功能见表2.2.2。,3控制引脚,专用复位芯片和单片机两种
7、复位方式,4地址和数据引脚 C5402芯片共有20个地址引脚和16条数据引脚 。地址引脚用来寻址外部程序空间、外部数据空间和片外I/O空间。A19A0：可寻址1M的外部程序空间64K外部数据空间64K片外I/O空间,4地址和数据引脚,数据引脚：用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输。 D15D0：组成16位外部数据总线。在下列情况下，D15D0将呈现高阻状态。, 当没有输出时,外扩数据存储器电路设计,外扩程序存储器电路,液晶显示电路设计,5. 串行口引脚 C5402器件有两个McBSP串行口，共有12个外部引脚。,BCLKR0：缓冲串行口0同步接收时钟信
8、号；BCLKR1：缓冲串行口1同步接收时钟信号；BCLKX0：缓冲串行口0同步发送时钟信号；BCLKX1：缓冲串行口1同步发送时钟信号；BDR0：缓冲串行口0的串行数据接收输入；BDR1：缓冲串行口1的串行数据接收输入；,5. 串行口引脚,BDX0：缓冲串行口0的串行数据发送输出；BDX1：缓冲串行口1的串行数据发送输出；BFSR0：缓冲串行口0同步接收信号；BFSR1：缓冲串行口1同步接收信号；BFSX0：缓冲串行口0同步发送信号；BFSX1：缓冲串行口1同步发送信号。,6. 主机接口HPI引脚,C5402的HPI接口是一个8位并行口，用来与主设备或主处理器接口，实现DSP与主设备或主处理器
9、间的通信。,主机控制信号。 用于主机选择所要寻址的寄存器；,6. 主机接口HPI引脚,HBIL：字节识别信号，用来判断主机送来的数据是第1字节还是第2字节。,HCNTL0 HCNTL1,7. 通用I/O引脚,C5402芯片都有2个通用的I/O引脚，分别为：,测试程序： .text _c_int00:SSBX XFCALL DELAYRSBX XFCALL DELAYB _c_int00,DELAY: STM #999,BRCRPTB done-1RPT #9999NOP done: RET.end,8. 测试引脚,C5402芯片具有符合IEEE1149.1标准的在片仿真接口。,在片仿真接口电路,2.3 C54x的内部总线结构,TMS320C54x的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。,总线结构,1组程序总线PB 3组数据总线CB、DB、EB 4组地址总线PAB、CAB、DAB、EAB,1程序总线PB,主要用来传送取自程序存储器的指令代码和立即操作数。,2数据总线CB 、DB和EB,3条数据总线分别与不同功能的内部单元相连接。CB和DB用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。,3地址总线PAB、CAB、DAB和EAB 用来提供执行指令所需的地址。,C54x读/写操作占用总线情况,
