1、程序设计与硬件实验,实验5-1. 组合电路的设计,实验5-1. 组合电路的设计,例3-3ENTITY mux21a ISPORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a ISBEGINPROCESS (a,b,s) BEGINIF s = 0 THENy = a ; ELSE y = b ; END IF;END PROCESS; END ARCHITECTURE one,模式5的电路结构,在模式5中，键1接PIO0， 对应EP1C6/12的第AB15脚。 在此模式中，每按键
2、一 次，输出电平1和0 交替出现。故定义此键 控制muax21a的选择s。,扬声器接Speaker，对于 EP1C6/12，对应Y16脚,a接clock0 ：L1,b接clock5 ：M22,查表：“GW48 EDA系统实验信号名与芯片引脚对照表”决定引脚号,a接clock0 ：pin28,b接clock5 ：pin152,y接speaker扬声器：pin174,s接键1：PIO0pin233,目标芯片,引脚锁定,a接clock0,b接clock5,y接speaker扬声器,s接键1：PIO0,文件下载,选择JTAG模式,Clock5接入1024Hz，进入b,GW48系统右下方,Clock0接入256Hz，进入a,注意，双排针的左排是全部连 接在一道的，并接于“Clock0”， “Clock0”究竟与FPGA的哪一引 脚接，要根据目标器件的型号查 表得知， 对于EP2C35是L1脚。 双排针的右排每一针对应一个 频率信号，具体频率数值已标注 于右侧。 其他3个双排时钟接插口也一 样，具体对应引脚查下表,模式选择“5”,控制此键1，能控制多路选择器 对不同时钟的选择，从而从 扬声器中能听到不同音调的声音,短路帽选择clock0， 以便256Hz能进入,注意，此短路帽必须插向上“ENAB”,
