1、第9章 门电路和组合逻辑电路,目 录,9.1 概述 9.2 数制与编码 9.3 二极管与三极管的开关特性 9.4 分立元件门电路 9.5 TTL门电路 9.6 组合逻辑电路的分析与综合 9.7 加法器 9.8 编码器 9.9 译码器及显示电路,时间上连续变化的,时间和幅度都是跳变的,特点：注重电路的输入、输出大小、相位关系,特点：注重电路的输入、输出的逻辑关系,概述,1. 脉冲信号,脉冲是一种跃变信号,并且持续时间短暂,返回目录,实际矩形波的特征,脉冲幅度 信号变化的最大值,脉冲上升沿,脉冲下降沿,脉冲宽度,正脉冲,负脉冲,脉冲信号变化后的电平值比初始电平值高,脉冲信号变化后的电平值比初始电平
2、值低,返回目录,高电平 用1 表示,低电平 用0 表示,十六、二进制数的对应关系,9.1 数制与编码,9.2 数制与编码,三种常用的BCD码,用一种二进制编码来表示十进制数码，这就是BCD码（Binary Coded Decimals）。,9.4 分立元件门电路,9.4.1 门电路的基本概念,门,不满足条件的电信号,能够通过“门”,不能够通过“门”,满足条件的 电信号,用电路做成这种开关 称为“门电路”,结论: 门电路输入信号与输出信号之间存在一定的逻辑关系,门电路,门电路的输入和输出信号都是用电位（或叫电平）高低表示,高电平用“1”表示 低电平用“0”表示,高电平用“0”表示 低电平用“1”
3、表示,1。“与”门（ “与”逻辑）,A、B、C 都满足一定条件时，事件Y 才发生。,YABC,灯Y亮的条件： A “与”B “与”C 同时接通,A1、B1、C1,A、B、C有一个为0,逻辑乘 逻辑与,&,与门的逻辑符号,A,B,C,Y,2。“或”门（ “或”逻辑）,A、B、C 只要有一个满足条件时,事件Y 就发生.,灯Y亮的条件： A “或”B “或”C只要有一个接通,A1“或”B1“或”C1,A、B、C 都为0,Y=A+B+C,逻辑加 逻辑或,返回目录,A,B,C,Y,或门的逻辑符号,返回目录,3。“非”门（ “非”逻辑）,A 满足条件时，事件Y 不发生 A 不满足条件时，事件Y 发生,灯Y
4、亮的条件： A 不接通,A0,A1,灯Y不亮的条件： A 接通,逻辑非,返回目录,非门的逻辑符号,1,返回目录,1 二极管“与”门电路,返回目录,9.4.2 分立元器件基本逻辑电路,“与”逻辑状态表（真值表）,YABC,0 表示低电平,1 表示高电平,返回目录,2 二极管“或”门电路,返回目录,“或”逻辑状态表（真值表）,Y=A+B+C,返回目录,3 晶体管“非”门电路,“非”逻辑状态表（真值表）,基本门电路,与非门,返回目录,“与非”逻辑状态表（真值表）,全 “1”出 “0” ,有 “0” 出 “1”,返回目录,9.5 TTL门电路,输入端和输出端都采用三极管。所以称之为晶体管-晶体管逻辑电
5、路（Transistor Transistor Logic），简称TTL,9.5.1 TTL “与非” 门电路,+5 V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,T1 等效电路,多发射极晶体管,+5 V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,设: uA= 0.3 V uB= uC= 3.6 V，则 VB1 = 0.3 + 0.7 = 1 V,RL,uY = 5 ube3 ube4 uR2,拉电流,VB1= 1V,uY = 3.6 V,T2 、T5 截止，,T3、 T4 导通，,压降小,= 5 0.7 0.7 = 3.6
6、V,Y = 1,1. 输入不全为 1,+5 V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,设 uA= uB= uC= 3.6 V ，输入端全部是高电平， VB1升高，足以使 T2 、T5 导通，uo = 0.3 V,Y = 0。且VB1= 2.1V，T1 发射结全部反偏。,VC2 = VCE2 + VBE5 = 0.3 + 0.7 = 1 V，使 T3 导通，T4 截止。,灌电流,VB1= 2.1V,VC2= 1V,uY = 0.3V,2. 输入全为 1,由以上分析可知：当输入端 A、B、C 均为高电平时，输出端 Y 为低电平。当输入端 A、B、C 中只要有一
7、个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。,与非门的逻辑功能：全 1 出 0，有 0 出 1。,两种实际的TTL” 与非“门芯片,CT74LS20(4输入2门),CT74LS00(2输入4门),TTL” 与非“门集成芯片产品,9.5.2 TTL “与非” 门的特性及技术参数,TTL “与非” 门的电压传输特性,返回目录,1. 输出高电平电压UOH和输出低电平电压 UOL,输出高电平电压 UOH 对应于AB 段输出电压,输出低电平电压 UOL对应于DE 段输出电压,通用TTL “与非” 门,典型值,Uoff,Uon,Uth,2 扇出系数NO,指一个 “与非” 门能带同类门的最大数
8、目，表示带负载能力,对TTL “与非”门,3. 平均传输延迟时间,tpd1,tpd2,平均传输延迟时间,注意：此值愈小愈好,导通传输时间,截止传输时间,返回目录,9.5.3 三态输出 “与非” 门电路,返回目录,+5 V,A B,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,D,E,VB1= 1V,E = 0 时， VB1 = 1 V， T2 、T5 截止；二极管 D 导通，使 VB3 = 1 V。T3导通、T4 截止，输出端开路(高阻状态)。,VB3= 1V,三态与非门的工作原理,VB4= 0.3V,三态输出 “与非” 门的逻辑状态表,返回目录,三态门主要作为电路 与总线间
9、的接口电路,用途：,此时接受G2的输出。 G1 、G3呈高阻状态,返回目录,9.5.4 集电极开路 “与非” 门电路(OC门),返回目录,例，求输出Y。,a,b,d,c,9.6 逻辑代数,9.6.1 逻辑代数运算法则,在逻辑代数中，用 “1” 、“0” 表示两种状态,普通代数表示数量关系,逻辑代数表示逻辑关系,返回目录,0+0=0,0+1=1+0=1+1=1,由三种基本的逻辑运算关系 得以下运算结论,返回目录,返回目录,1.基本运算法则,1. A 0 =0 A=0,2. A 1=1 A=A,3. A A=A,4.,5. A+0=A,返回目录,7. A+ A = A,6. A+1=1,8.,9.
10、,返回目录,交换律,结合律,分配律,10. A+B=B+A,11. A B=B A,13. A+B+C=A+ ( B+C ) =(A+B)+C,12. ABC=(AB) C =A (BC),14. A(B+C)=AB+AC,15. A+BC=(A+B)(A+C),2.运算规律,返回目录,16. A（A+B）=A,证明： A（A+B）=AAABAAB A（1B）A,吸收律,17.,18.,19.,20.,21.,返回目录,证明：,吸收律（摩根定律）,21.,22.,证明：,23.,返回目录,9.6.2 逻辑函数,逻辑函数 Y（A、B、C ）,A、B、C 是输入变量，Y 是输出变量。 字母上无反号
11、的叫原变量，有反号的叫反变量。,任何一件具体事物的因果关系都可以用一个逻辑函数描述,返回目录,举重裁判电路,只有当主裁判按下按钮A ，同时至少有一名副裁判按下按钮B 或C 时，指示灯Y 才会亮。,指示灯Y 的状态是按钮A、B、C 状态的函数,A1、B1、C1 表示三个按钮按下的状态，,A0、B0、C0 表示三个按钮没有按下的状态，,Y1 指示灯亮，Y0 表示指示灯不亮。,Y（A、B、C）,返回目录,9.6.3 逻辑函数的表示方法,一、逻辑真值表,以表格的形式表示输入、输出变量的逻辑状态关系,举重裁判电路的逻辑状态表,二、逻辑函数式,用 “与”、 “或” 、“非” 等逻辑运算的组合式，表示逻辑函
12、数的输入与输出的关系的逻辑状态关系。,举重裁判电路的逻辑函数式,YA（B +C）,返回目录,三、逻辑图,用 “与”、 “或” 、“非” 等相应的逻辑符号表示函数关系,YA（B +C）,返回目录,四、卡诺图,在 n 变量逻辑函数中，若m 为包含 n 个因子的乘积项，而且这 n 个变量均以原变量或反变量的形式在 m 中出现一次，称 m 为该组变量的最小项。,例如：A、B、C三变量的最小项有,n 个变量共有 个最小项,最小项,返回目录,若两个最小项只有一个变量以原、反区别， 称它们逻辑相邻。,如,最小项有如下重要性质 ：,1. 在输入变量的任何取值下, 必有一个最小项,而且仅 有一个最小项的值为1,
13、2. 任意两个最小项的乘积为0,3. 全体最小项之和为1,4. 具有相邻性的两个最小项之和可以合并成一项并消去一个因子,返回目录,卡诺图,卡诺图,卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。,是与变量的最小项对应的按一定规则排列的方格图，每一个小方格填入一个最小项。,返回目录,四变量卡诺图,返回目录,举重裁判电路卡诺图,返回目录,用卡诺图表示逻辑函数,逻辑函数,最小项之和,对应位置写1其余写0,结论：任何一个逻辑函数都等于它的卡诺图 中填1的那些最小项之和。,返回目录,例：用卡诺图表示逻辑函数,解：首先把Y化成最小项之和的形式,返回目录,画出四变
14、量的卡诺图，在对应于函数式中各最小 的位置上填入1 ，其余位置上填入0 ，就得到如下Y 的卡诺图,返回目录,9.6.4 逻辑函数的化简(两种方法),1. 应用逻辑代数运算法则化简,(1) 并项法,返回目录,解：,返回目录,(2) 配项法,应用,如：,返回目录,（3）吸收法,如：,返回目录,（4）消项法,如：,返回目录,（5）消因子法,如：,返回目录,（6） 加项法,如：,返回目录,2. 应用卡诺图化简,用卡诺图化简的思想就是利用基本定律,把互反的变量消去,使两个乘积项合并为一个乘积项。,利用卡诺图化简的规则：, 将取值为 “1”的相邻小方格圈成矩形，相邻小方格包括最上 行与最下行及最左列与最右
15、列同列或同行两端的两个小方格。, 圈的个数应最少，圈内小方格个数应尽可能多。, 所圈取值为 “1”的相邻小方格的个数应为 2n 个, 每圈一个新的圈时，必须包含至少一个从未圈过的最小项。, 每一个取值为 “1” 的小方格可被圈多次。, 相邻的两项可合并为一项，并消去一个因子；, 化简后的逻辑式是各化简项的逻辑和。,返回目录,例：用卡诺图化简逻辑函数,画出四变量的卡诺图,把函数 所具有的最小项为的填入相应的小方格中,将函数式中没有出现最小项的位置填,圈取值为1的小方格,个数为n,小方格尽可能地多取。,消去取值不同的变量,将得到的三个最小项相加，得,不能采用的圈小方格的方法：,返回目录,例：化简,
16、Y(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15),1,1,1,1,1,1,1,1,1,1,1,1,1,0,0,0,返回目录,思考题：,试用卡诺图表示式,从图上能否看出这已是最简式？,返回目录,9.7.5 组合逻辑电路的分析及综合,1.组合逻辑电路的分析,组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。,分析组合逻辑电路的步骤：,逻辑图,返回目录,例：分析下面的逻辑图,返回目录,逻辑状态表,逻辑功能：当输入端A和B不同时，输出为1；否则，输出为0。,2.组合逻辑电路的综合,组合电路的 综合（或称为设计）的工作 是要求设计者按照给定的具体逻辑
17、要求设计出最简单的逻辑电路。,综合组合电路的步骤：,逻辑 要求,返回目录,例：旅客列车分特快、直快和普快，并依此为优先 通行次序。某站在同一时间只能有一趟列车从车站 开出，即只能给出一个开车信号，试画出满足上述 要求的逻辑电路。 解： 设A、B、C 分别代表特快、直快、普快，它们的值为1时，表示提出开车请求。开车信号分别为YA、 YB 、 YC，它们为1时，表示开车请求获得批准，给出开车信号。,返回目录,由题中给出的逻辑要求，列逻辑状态表,返回目录,对已写出的函数式化简,返回目录,例：有三个输入变量A、B、C，当输入端有偶数个 1时，给出一个指示信号，试用与非门实现。,解：根据要求写出逻辑状态
18、表,返回目录,规定：输入有偶数个1时，输出用高电平表示,题中要求用与非门实现将上式进行变换成与非式,根据直值表，可写出如下的函数式,返回目录,根据上面的逻辑函数式，画出逻辑图。,返回目录,9.7.1 半加器,“半加” 就是求本位和，不考虑低位进来的进位数。,返回目录,9.7 加法器,半加器逻辑状态表,逻辑式,返回目录,9.7.2 全加器,在多位数相加时，两个待加数 和 还要 考虑来自低位的进位数 ，由此得出本位和数 （全加和数） 和进位数,全加器逻辑状态表,已知半加和：,所以：,根据逻辑状态表，写出逻辑函数式,返回目录,返回目录,9.8 编码器,编码：用数字或某种文字和符号来表示某一对象或信号
19、的过程。,1.二进制编码器,二进制编码器是将某种信号编成二进制代码的电路,返回目录,学号就是一种编码, 确定二进制代码的位数,因为输入有八个信号，所以输出的是三位二进制代码, 列编码表,返回目录,三位二进制编码表,返回目录,. 由编码表写出逻辑式,返回目录,. 由逻辑式画出逻辑图,返回目录,2. 二十进制编码器,二十进制编码器是将十进制的十个数码 0、1、2、 3、4、5、6、7、8、9 编成二进制制代码的电路，这种代码又称为BCD码。,.确定二进制代码的位数,输入有十个数码，输出应是四位二进制代码。,输入：I0 I9,输出：Y4 Y1,.列编码表,返回目录,输入,Y,3,Y,2,Y,1,Y,
20、0,I,0,0,0,0,0,I,1,0,0,0,1,I,2,0,0,1,0,I,3,0,0,1,1,I,4,0,1,0,0,I,5,0,1,0,1,I,6,0,1,1,0,I,7,0,1,1,1,I,8,1,0,0,0,I,9,1,0,0,1,8421码编码表,返回目录,. 由编码表写出逻辑式,返回目录,. 画逻辑图,返回目录,3.优先编码器,优先编码器是考虑输入信号的优先级别的编码器。 74147是一种典型的8421 BCD码优先编码器 ,其编码表如下:,9.9 译码器及显示电路,9.9.1 二进制译码器,译码是将二进制代码按其编码时的原意 译成对应的信号或十进制数码。,（1）列出译码器的状
21、态表,返回目录,编码和译码是互逆过程,三位二进制译码器的状态表,返回目录,（2）由状态表写出逻辑式,（3）由逻辑式画出逻辑图,返回目录,1,0,1,1,1,1,1,1,1,1,0,三位二进制译码器逻辑图,3线8线译码器,返回目录,常用的3-8译码器是CT74LS138,为扩大使用功能， CT74LS138 除了三个输入端外， 增加了使能端S1 、S2 、S3 。,当 S11 且S2 S3 0 时译码器进行译码工作，不满足此条件，输出端输出高电平。,返回目录,9.9.2 二十进制显示译码器,为直观地显示出数字系统的运行状态及工作数据，需要用到数码显示器件（数码管）,半导体数码管,荧光数码管,辉光数码管,液晶显示器,返回目录,1. 半导体数码管(LED 数码管),内部是一个结,外加电压,返回目录,2. 七段显示译码器,功能：把8421BCD码译成对应于数码管的十 个字段信号，驱动数码管，显示出相应的十进制数码,常用的器件为CT74LS247,返回目录,试灯输入端,灭灯输入端,灭0 输入端,返回目录,CT74LS247,七段译码器和数码管的联接图,返回目录,作业,9.5 9.12 9.14,结 束,第 9 章,返回目录,
