1、门电路 (Gate Circuit),指用以实现基本逻辑关系和常用复合逻辑关系 的电子电路。,是构成数字电路的基本单元之一,门电路,一、门电路的作用和常用类型,按功能特点不同分,按逻辑功能不同分,按电路结构不同分,输入端和输出端都用三极管的逻辑门电路。,用互补对称 MOS 管构成的逻辑门电路。,二、高电平和低电平的含义,高电平和低电平为某规定范围的电位值，而非一固定值。,高电平信号是多大的信号？低电平信号又是多大的信号？,由门电路种类等决定,TTL和CMOS的主要区别,1.CMOS是场效应管构成，TTL为双极晶体管构成,2.COMS的逻辑电源范围比较大（515V），TTL只能在5V下工作,3.
2、CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差。,4.CMOS的工作频率较TTL低，一般来说，TTL工作速度比较快。,VD1 VD3 在正常信号输 入时不工作，因此下面的分 析中不予考虑。RB、RC 和 V6 所构成的有源泄放电路的 作用是提高开关速度，它们 不影响与非门的逻辑功能， 因此下面的工作原理分析中 也不予考虑。,因为抗饱和三极管 V1的集电结导通电压为 0.4 V，而 V2、V5 发射结导通电压为 0.7 V，因此要使 V1 集电结和 V2、V5 发射结导通，必须 uB1 1.8 V。,0.3 V 3.6 V 3.6 V,输入端有一个或数个为低电平时，输
3、出高电平。,输入低电平端对应的发射结导通，uB1= 0.7 V + 0.3 V = 1 V,V1管其他发射结因反偏而截止。,1 V,这时 V2、V5 截止。,V2 截止使 V1 集电极等效电阻很大，使 IB1 IB1(sat) ，V1 深度饱和。,V2 截止使 uC2 VCC = 5 V，,5 V,因此，输入有低电平时，输出为高电平。,TTL 与非门的工作原理,综上所述,该电路实现了与非逻辑功能,即,3.6 V 3.6 V 3.6 V,因此，V1 发射结反偏而集电极正偏，称处于倒置放大状态。,1.8 V,这时 V2、V5 饱和。,uC2 = UCE2(sat) + uBE5= 0.3 V +
4、0.7 V = 1 V,使 V3 导通，而 V4 截止。,1 V,uY = UCE5(sat) 0.3 V输出为低电平,因此，输入均为高电平时，输出为低电平。,0.3 V,V4 截止使 V5 的等效集电极电阻很大，使 IB5 IB5(sat) ，因此 V5 深度饱和。,倒置放大,TTL 电路输入端悬空时相当于输入高电平。,输入均为高电平时，输出低电平,VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通，使uB1 = 1.8 V。,深,注意,2. TTL与非门的工作原理,一、电压传输特性,TTL与非门的外特性和技术参数,测试电路,UOL,(0.3V),传输特性曲线,UOL,(0.3V)
5、,阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,1、输出高电平UOH、输出低电平UOL,UOH2.4V UOL 0.4V 便认为合格。,典型值UOH=3.4V UOL 0.3V 。,2、输入高电平UIH、输入低电平UIL,UIH2.0V UIL 0.8V 便认为合格。,74系列电路典型参数,3 、 输入端噪声容限,VNH=VOH(min)-VIH(min)=2.4-2.0=0.4VVNL=VIL(max)-VOL(max)=0.8-0.4=0.4V,噪声容限越大，抗干扰能力越强。,输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。,结
6、论：,二、输入、输出特性，负载特性,1、前后级之间电流的联系,2、扇出系数：,驱动同类门的个数,前级输出为 高电平时,拉电流,前级,前级输出为 低电平时,灌电流,不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。,工作原则：,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，流出前级的电流（拉电流）：,与非门的扇出系数一般是10。,例 题,输出高电平 保证输出电流不会超过最大额定电流。输出低电平 保证倒灌电流不会击穿T5。结果：扇出系数N=10,VOH3.2V，IOH0.4mA，IIH=40A。 VOL0.2V，iL=16mA，
7、iI=-1mA。,3、输入端接一电阻R接地,“1”,“0”？,R增大,Ruiui=UT时，输出低电平。,R = 0.7 K,1、悬空的输入端相当于接高电平。,2、为了防止干扰，可将悬空的输入端接高电平。,说明,2、普通与非门输出端“线与”会产生短路电流损坏器件，如下图。,集电极开路的门电路（OC门）,3、用OC门合理选择上拉电阻R，可“线与”,1、“线与”：多个门的输出端通过信号线直接相与,相当于与门作用。因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 Y2。,应用：,(1) 实现线与,两个或多个 OC 门的输出端直接相连，相当
8、于将这些输出信号相与，称为线与。,只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。,注意,(2) 驱动显示器和继电器等,例 下图为用 OC 门驱动发光二极管 LED 的显示电路。已知 LED 的正向导通压降 UF = 2V，正向工作电流IF = 10 mA，为保证电路正常工作，试确定 RC 的值。,解：为保证电路正常工作，应满足,分析：该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。要使 LED 发光，应满足 IRc IF = 10 mA。,符号,功能表,三态门（TSL）,符号,功能表,三态门（T
9、SL）,三态门主要作为TTL电路与总线间的接口电路,用途：,E1,E2,E3 分时复用,集成门的选用,实 物 图 片,双列直插14 引脚 四 2 输入与非门,TTL 集成逻辑门的使用要点,(1)电源电压用 + 5 V，,74 系列应满足 5 V 5% 。,(2)输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态门TSL输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。,集电极开路OC门输出端可并联使用，但公共输出端和 电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。,多余输入端的处理,
10、与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。,接 VCC,通过=0.7 k电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,例1：多余输入端的处理：,接“1”可接正电源、VIH等； 接“0”可接地、VIL等； 与非、或非门还可与有用端并联； 与门多余输入端的处理与与非门类似； 或门多余输入端的处理与或非门类似。,例2：TTL门的使用说明： TTL门的输入电阻应小于0.7-0.9K TTL门的输入端悬空可视为“1”。,TTL门 Y1=0， Y2=1， Y3= 1，Y4=
11、0， Y5 = 高阻态（Z），Y6= 0， Y7=1， Y8=0,例3： CMOS门的使用说明： CMOS电路的输入电阻可选择范围大； CMOS门的输入端不可悬空。,Y1=1， Y2=0， Y3= 0，Y4= 0,答案：,例4： 1.CMOS门 Y=1, 2.TTL门 Y=0输入端接10k电阻到地相当于1,TTL电平： 输出高电平2.4V,输出低电平=2.0V，输入低电平=0.8V，噪声容限是0.4V。 CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。,COMS电路1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用
12、的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。 3）COMS的输入电流超过1mA，就有可能烧坏COMS。 TTL门电路输入端负载特性（输入端带电阻特殊情况的处理）： 1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时， 它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现
13、高电平。这个一定要注意。COMS门电路就不用考虑这些了。,学习要求,（集成电路内部只作定性分析，不作定量计算） 1.正负逻辑的概念以及之间的关系。 2.熟练掌握TTL和CMOS门的逻辑功能、特性、参数和使用方法。 输入端噪声容限 输入特性（输入低电平或高电平电流的求解以及方向定义） 输出特性（输出高电平时最大负载电流=0.4mA） 扇出系数的求解 输入端负载特性（vI2VIH(min)和vI2VIL(max)）,3.一般了解其它逻辑门电路的特点。 掌握与非门、或非门输入电流的计算 OC门外接负载电阻的计算 4.熟练掌握各种门电路的各种表示方法。 5.若干电参数的物理意义。 VOH、VOL、VIH、VIL、VTH、VNH、VNL、IIH、IIL、IOH、IOL、N、tpd,
