PCB各层含义及Gerber.txt

1、PCB各层含义及Gerber对于不同的PCB设计就有不同的输出Gerber文件数,特别是不同板层的PCB设计差别更大。但是通常来讲有七种板层数据需要输出，这们分别是：(1)Routing(丝印层)：如果是两层以上板，将分为上、下或中间走线层(2)Silkscreen(丝印层)：多层板有上、下两层，如果底层没有丝印，则不用出；(3)Plane(电源、地平面层)：只是针对多层板而言(以负片输出)；(4)Paste Mask(SMD贴片层)；主要针对PCB板上的SMD元件。如果板全部放置的是Dip(通孔)元件，这一层就不用输出Gerber文件了。在将SMD元件贴PCB板上以前，必须在每一个SMD焊盘

2、上先涂上锡膏，在涂锡用的钢网就一定需要这个Paste Mask文件,菲林胶片才可以加工出来。Paste Mask层的Gerber输出最重要的一点要清楚，即这个层主要针对SMD元件，同时将这个层与下面即将介绍的Solder Mask作一比较，弄清两者的不同作用，因为从菲林胶片图中看这两个胶片图很 。(5)Solder Mask(主焊层)；主要用 是 (比如元件 焊盘 特 的 )在PCB板上不 而 以 的 出 在板上， 是需要焊 与贴的对 一定要 ， 地讲，在设计中如果 对 以 的 出 在板上，在输出主焊层就可以 上。对于主焊层Gerber，输出 Pads(焊盘)一定需要 ，但是主焊层的Pads(

3、元件 焊盘)PastMask中不一，currency1了SMD Dip两种焊盘，而PastMask“只currency1含SMD焊盘。(6)NC Drill(NC孔层)；对于有通孔的PCB板设计，NC Drill输出文件必不可的，没有这个文件就没fiPCB板孔。fl(7)Drill Drawing(孔 图层)；孔 图是为孔的一个数据 图。输出层时要 在 设置时，有孔的对 一 需要上，因为的输出主要就是针对孔对 ，比如Pads(焊盘)与Vias(”孔) 。=：在输出菲林文件时一 是以七 为 ，只需要 输出即可，需要输出多个菲林文件需要看设计的PCB而定，比如 面板就不在底层走线 Plane(平面

4、)层，但是可在两个丝印Gerber文件 ，多层板可出 两个以上的走线层。只要对输出Gerber文件 ， 设计多，但 不 中。flflflflflflflflflflflfl于 焊层 焊层的 2010-11-03 13:35于 焊层 焊层的 焊层：solder mask，是 板 上要上 的部分；因为是负片输出， 以 上有solder mask的部分 果不上 ，而是 锡， 焊层：paste mask，是贴片时要用的，是对 有贴片元件的焊盘的，大 与toplayer/bottomlayer层一，是用来 钢网 锡用的。要点：两个层 是上锡焊 用的，不是 一个上锡，一个上 ；有没有一个层是 上 的层，只

5、要个 上有层，就 这 是上 的 时没 有这一个层们 的PCB板，上面的焊盘 情况下 有solder层， 以制作成的PCB板上焊盘部分是上了 的焊锡的，没有上 这不奇怪；但是们 的PCB板上走线部分，仅仅只有toplayer或者bottomlayer层，没有solder层，但制成的PCB板上走线部分 上了一层 。可以这 ：1、 焊层的思是在整片 焊的 上 窗，目的是允许焊 2、 情况下，没有 焊层的 要上 3、paste mask层用于贴片封装SMT封装用到了：toplayer层，topsolder层，toppaste层，且toplayer toppaste一大 ，topsolder比们大一圈。

6、flDIP封装仅用到了：topsolder multilayer层 经”一番分 ，发 multilayer层 就是toplayer，bottomlayer，topsolder，bottomsolder层大 重叠 ，且topsolder/bottomlayer比toplayer/bottomlayer大一圈。疑问：“solder层 对 的 层有 才 锡或 金”这句话是否正 这句话是一个工作在生产PCB厂的人说的，他的思就是说：要想使 在solder层的部分制作出来的 果是 锡，对 的solder层部分要有 即：与solder层对 的 要有toplayer或bottomlayer层的部分 虽然这说

7、，但曾经看到”一块PCB 板，上面一块 锡 ，只 了solder层，在pcb图上，与对 的 没有 层不知孰对孰错 在：得出一个 ：“solder层 对 的 层有 才 锡或 金”这句话是正的solder层的是不 的 paste mask业内俗称“钢网”或“钢板”。这一层不在于印制板上，而是 独的一张钢网，上面有SMD焊盘的位置上镂空。一镂空的 状与SMD焊盘一，尺寸略 。这张钢网是在SMD自动装配焊 工艺中，用来在SMD焊盘上涂锡浆膏的。PCB板各个层的含义1、如何 flPCB 板材 ) j6 N, H0 z4 S# o% rflPCB 板材必须在满足设计需求 可量产性及成本中间取得平衡点。设计

8、需求currency1含电气 构这两部分。通常在设计非常高速的flPCB 板 (大于flGHz 的频率)时这材质问题比较重要。例如， 在常用的flFR-4 材质，在几个GHz 的频率时的介质损耗(dielectric loss)对信号衰减有很大的影响，可就不合用。就电气而言，要 介电常数(dielectric constant) 介质损在 设计的频率是否合用。flflo- W0 i- f$ B“ L; K2、如何避免高频干扰 9 y# i5 ) ?6 F x, T/ h“ j避免高频干扰的本思路是尽量降低高频信号电磁场的干扰，也就是 谓的串扰(Crosstalk)。可用拉大高速信号 模拟信号之

9、间的距 ，或加flground guard/shunt traces 在模拟信号旁边。要 数字地对模拟地的噪声干扰。# a# C/ L H% a2 W3、在高速设计中，如何 决信号的完整性问题 信号完整性本上是 抗匹配的问题。而影响 抗匹配的因素有信号源的架构 输出 抗(output impedance)，走线的特性 抗，负载端的特性，走线的拓 (topology)架构 。 决的 是 端 (termination)与 整走线的拓 。* u“ h$ I+ s+ w3 x8 D( r u% $ F- d o( y8、如何 线中的一 的问题本上, 将模/数地分 是对的。fl要 的是信号走线尽量不要”

10、有分 的地 (moat), 有不要电源 信号的电路(returning current path) 大。 H“ : l5 M8 kcurrency1是模拟的正“currency1电路, 要有定的currency1信号, 必须满足loop gain 与flphase 的fi, 而这模拟信号的currency1fi很fl 到干扰, 即使加flground guard traces 可也完全 干扰。fl而且 的 ,地平面上的噪声也影响正“currency1电路。fl 以, 一定要将currency1 片的距 可 。 高速 线与flEMI 的要求有很多 。但本则是因flEMI 加的电 电fl或flfe

11、rrite bead, 不成信号的一 电气特性不 合fi。fl 以, 最 先用 走线 flPCB 叠层的来 决或减flEMI的问题, 如高速信号走内层。fl最才用电 电fl或flferrite bead 的 , 以降低对信号的”。/ U% G; L2 R+ Z) i2 d“ T( j9、如何 决高速信号的工 线 自动 线之间的 ! K2 l* I; q8 N! n0 L0 r* r9 B( j: U+ u5 在较的 线 件的自动 线大部分 有设定 件来制线 及”孔数目。各flEDA的线 件的设定 目有时 差 。fl例如, 是否有足 的 件制线(serpentine)的 , 否制差分对的走线间距

12、 。fl这影响到自动 线出来的走线 是否 合设计者的想。fl , 动 整 线的 也与线 的有 对的 。fl例如, 走线的 ,”孔的 , 走线对 的 。fl 以, 一个线 的 线, 才是 决之 。7 P: c! |6v 2 7 D10、 于fltest coupon。9 h9 h( y“ K. X4 _ C+ A/ x 一在空 的 大部分情况是 地。fl只是在高速信号线旁 时要 与信号线的距 ，fl因为的 降低一点走线的特性 抗。fl也要 不要影响到层的特性 抗，fl例如在fldual strip line 的构时。; / a0 k7 H4 . 5 2 s$ - y) F2 D: G- l/ L

13、* F12、是否可以电源平面上面的信号线使用 线模 计特性 抗 电源 地平面之间的信号是否可以使用 状线模 计 1 G) - P, L - _- T是的，fl在计特性 抗时电源平面地平面 必须 为 平面。fl例如层板: 层-电源层-地层-底层，这时 层走线特性 抗的模 是以电源平面为 平面的 线模 。 X( p+ F5 Y% A4 V, E- ?# y于不影响信号质量就要看加 点的 信号到底多 而定。本上加的 点(不用线上 有的孔(via or DIP pin) 点)可加在线上或是从线上拉一 线出来。前者 于是加上一个很 的电fl在线上，者则是多了一分 。这两个情况 对高速信号多多有点影响，影

14、响的 就信号的频率速 信号 率(edge rate)有 。影响大 可” 得知。则上 点 ( 然要满足 的要求)分 。flflI# c8 j“ G15、 干flPCB 成 ，各板之间的地线 如何 7 z l5 b0 * : Y4 z l+ / L各个flPCB 板 之间的信号或电源在动作时，例如flA 板 有电源或信号 到flB 板 ，一定有 量的电从地层到flA 板 fl(为flKirchoff current law)。这地层上的电 抗最 的地 去。 以，在各个不管是电源或信号 的 口 ，分配fi地层的管 数不，以降低 抗，这可以降低地层上的噪声。 ，也可以分析整个电环路，尤 是电较大的部分

15、， 整地层或地线的 ，来制电的走(例如，在 制低 抗，大部分的电从这个地 走)，降低对 较敏 信号的影响。+ F9 # b# D4 F0 n P/ u C3 v16、介绍一 国 于高速flPCB 设计的术书籍 资料 + r! , J! v( y1 o. u% 2 t) C在高速数字电路的 用有通信网路 计 领。在通信网路 面，PCB 板的工作频率已达flGHz 上下，迭层数就 知有到fl40 层之多。计 用也因为片的步， 是一的flPC 或服务(Server)，板 上的最高工作频率也已经达到fl400MHz (如flRambus) 以上。因 这高速高 走线需求，盲埋孔(blind/buried

16、 vias)、mircrovias 及flbuild-up 制 工艺的需求也渐渐来多。fl这 设计需求 有厂商可大量生产。8 G$ y4 p0 t/ B+ |2 r$ O- K* c: ?% 3 G* G17、两个常 的特性 抗 ：+ , F! ? f1 I; U- C线(microstrip) Z=87/sqrt(Er+1.41)ln5.98H/(0.8W+T) 中，W 为线 ，T 为走线的 厚 ，H 为走线到 平面的距 ，Er 是flPCB 板材质的介电常数(dielectric constant)。 必须在0.1100MHz 高flPCB 设计中的?在设计高速高 flPCB 时，串扰(c

17、rosstalk interference) 是要特别 的，因为对时序(timing)与信号完整性(signal integrity)有很大的影响。以下几个 的地 ：5 i( n% n) V# f制走线特性 抗的 续与匹配。走线间距的大 。一常看到的间距为两倍线 。可以” 来知 走线间距对时序及信号完整性的影响，出可fl忍的最 间距。不同片信号的果可不同。7 : F! e/ l$ f的端 。. f# z( e. a0 Z4 _避免上下 两层的走线 向 同， 有走线正 上下重迭在一起，因为这种串扰比同层 走线的情 大。( g7 H _# z* s( u8 , x6 ?2 利用盲埋孔(blind/

18、buried via)来增加走线面积。但是flPCB 板的制作成本增加。fl在 执时 很 达到完全平与 ，不”是要尽量做到。0 D6 $ g U6 Y b) e0 5 L# # Y1 . R) ?. S L* i“ i8 t9 Y; p/ 9 c3 b27、 一种作是在 数/模分 局，且数/模信号走线 不交叉的情况下，整个flPCB板地不做分 ，数/模地 到这个地平面上。 何在 “ D k6 X4 r, |数模信号走线不交叉的要求是因为速 稍 的数字信号 返电路(return current path)尽量沿着走线的下 附 的地数字信号的源头， 数模信号走线交叉，则返电 产生的噪声便出 在模拟

19、电路 内。9 h. s9 X7 ?* . f28、在高速flPCB 设计 图设计时，如何虑 抗匹配问题 1 B7 “ r: i( r# S8 h X+ C! w+ n! D F- z$ I! j+ 在设计高速flPCB 电路时， 抗匹配是设计的要素之一。而 抗 走线 有 对的 ，fl例如是走在 面层(microstrip)或内层(stripline/double stripline)，与 层(电源层或地层)的距 ，走线，PCB材质 均影响走线的特性 抗 。也就是说要在 线才定 抗 。一 件因线路模 或 使用的数学的限制而虑到一 抗不 续的 线情况，这时候在 图上只预留一 terminators

20、(端 )，如串联电 ，来缓 走线 抗不 续的 。 正 本 决问题的 是 线时尽量 避免 抗不 续的发生。flfl+ T4 M6 h9 E$ n+ U) L Q7 s0 ) : P0 S2 T- mIC10.bottomoverlay-同 flmultilayer-如果 设计一个fl4 层板， 放置一个flfree pad or via, 定义作为multilay 的flpad 就自动出 在fl4 个层fl上，如果 只定义是fltop layer, 的flpad 就只出 在 层上。! % E) G$ I; r) G# y5 y Q* P5 A/ f3 “ d8 Q35、2G 以上高频flPCB

21、设计， 的设计 哪 则?$ w8 B/ a 7 q4 Y. 9 E6 Z) Y% e- T E2 射频 线设计，需要用三currency1场分析工取 输线 数。 有的则 在这个场取工中定。7 J- F5 S9 V5 p/ l. g, X“ n$ s( B4 x: f/ 5 a0 C36、对于全数字信号的flPCB，板上有一个fl80MHz 的 源。除了采用丝网 地 ，为了 有足 的动， 采用什的电路 “ flflV6 T% M, U6 x: K8 d0 M7 H; y8 J. j37、如果用 独的时 信号板，一采用什的 口，来 时 信号的 输到的影响 $ ) ?- pJ; o t# 9 s:

22、V2 e/ E( J( k1 E# 3 o8 U; U* f0 u时 信号， 输线 。采用 独的时 信号板，增加信号 线 。而且 板的 地电也是问题。如果要 距 输， 采用差分信号。LVDS 信号可以满足动要求，不”的时 不是 ，没有必要。. T3 K9 x+ | A3 z38、27M,SDRAM 时 线 80M-90M ，这 时 线fi三fl谐波刚 在flVHF 波，从 端高频 干扰很大。除了缩线 以，有 : W$ c5 J6 I9 _3 h( 6 dTopology,有的也 flrouting order.对于多端口 的网 的 线fl序。flflc( _. f0 l- p6 + B“ Z5

23、 X/ Q0 o- E“ a9 _; Y40、 整走线的拓架构来高信号的完整性 这种网 信号 向比较，因为对 向，向信号，不同电平种 信号，拓 影响 不一，很 说哪种拓对信号质量有利。而且作前 时，采用何种拓 对工 要求很高，要求对电路 ，信号 ， 线 要了 。6 t c5 t! L Q0 d/ R R; r5 p G6 X$ Z* H7 Q2 c) K41、通” 迭层来减flEMI 问题 ) w- g, o z: C7 d8 F zflflS, A5 J- a # O首先，EMI 要从 虑， flPCB 决问题。层叠对flEMI 来讲， 为主要是信号最路，减 耦合面积，抑制差模干扰。 地层与

24、电源层”耦合， 比电源层 ，对抑制共模干扰有 。4 u2 r: R t“ C看 的信号速率 线 的比 。如果信号在 输线上的时 信号 沿时间可比的话，就要虑信号完整性问题。 对于多个flDSP，时fl fl，数据fl信号走线拓 也影响信号质量 时序，需要 。44、除flprotel 工 线，有 他 的工 “ b/ o“ c6 S# D2 f3 r5 P- D1 B于工，除了flPROTEL，有很多 线工，如flMENTOR 的flWG2000,EN2000 flpowerpcb，Cadence 的flallegro，zuken 的flcadstar,cr5000 ，各有 。45、什是“信号路”

25、 信号路,即flreturn current。高速数字信号在 输时，信号的向是从动沿flPCB 输线到负载， 负载沿着地或电源通”最路返动端。这个在地或电源上的返信号就称信号路。Dr.Johson 在他的书中 ，高频信号 输， 上是对 输线与 层之间currency1的介质电fl电的” 。SI 分析的就是这个 场的电磁特性，以及他们之间的耦合。9 S4 J# N/ b1 G% e46、如何对 件flSI 分析 8 K% , F+ ! 在flIBIS3.2 fi中，有 于 件模 的。一使用flEBD 模 。如果是特 板，如板，需要SPICE 模 。也可以使用多板 件 HYPERLYNX 或flI

26、S_multiboard ， 多板 时，输 件的分 数，一从 件中得到。 然这种 不 ，但只要在可 fi 内即可。47、请问端 的 有哪 # y! |- ! w2 Z) L$ T! K( N. 3 u w+ N! q6 k端 terminal ,也称匹配。一照匹配位置分有源端匹配 端匹配。 中源端匹配一为电 串联匹配，端匹配一为联匹配， 比较多，有电 上拉，电 下拉， currency1匹配，AC 匹配，特fi极管匹配。+ h, V“ G X8 G; t$ h/ , X48、采用端 匹配 的 是 什因素决定的 ( J! s5 D+ t9 Y; 1 T2 y z8 Z8 e+ + E4 # r8

27、 r! m6 s5 X匹配采用 一 flBUFFER 特性，拓 情况，电平种 决 来决定，也要虑信号 空比， 功耗 。 T( 8 g# n E- 6 a8 Z49、采用端 匹配 的 有什则 ! r5 L- r/ N“ U) Y) F. Z50、否利用件的flIBIS 模 对件的 功 如果不，如何电路的板 . b$ d3 T7 t# L2 kIBIS 模 是为 模 ，不用于功 。功 ，需要用flSPICE 模 ，或者 他构 模 。3 O$ m: h6 Q. Z6 h _4 + p- e51、在数字 模拟的 中，有fl2 种 ，一个是数字地 模拟地分 ，比如在地层，数字地是独地一块，模拟地独 一块

28、， 点用 或flFB 磁 ，而电源不分 ； 一种是模拟电源 数字电源分用flFB ，而地是一地地。请问 先生，这两种 果是否一 - , o6 b* H- r7 b* B4 x) x, P: t9 f. P1 E“ F说从 上讲是一的。因为电源 地对高频信号是 的。/ V ; 3 $ iM0 h. I* A8 * A1 d4 Y58、对于射频部分，中频部分 低频电路部分部 在同一flPCB 上，mentor 有什 决 5 w L6 H9 3 B0 1 P! r, S8 e- F- C “ u. f q( fMentor 的板 设计 件，除了本的电路设计功，有专 的flRF 设计模块。在flRF

29、图设计模块中， 数 的件模 ，且 flEESOFT 射频电路分析 工的向 口；在flRF LAYOUT 模块中，专 用于射频电路 局 线的图 功，也有 flEESOFT 射频电路分析 工的向 口，对于分析 的果可以 图 flPCB。同时，利用flMentor 件的设计管 功，可以 便的 设计用，设计生， 同设计。大大加速 合电路设计 。板是 的 合电路设计，很多大 设计制商 利用flMentor 加 的fleesoft 作为设计平 。& j+ k5 d4 Y+ j59、mentor 的产 构如何 Mentor Graphics 的flPCB 工有flWG(flveribest) flEnter

30、prise(boardstation) 。 a8 n9 ! A7 B8 n60、Mentor 的flPCB 设计 件对flBGA、PGA、COB 封装是如何 的 8 h9 t4 h( G* v- x% Tflflo& , E: K2 Z, D0 R J& LMentor 的flautoactive RE 得来的flveribest 发 而来，是业第一个网格， 线。周知，对于 ，COB 件，网格， 线是 决 通率的 键。在最 的autoactive RE 中， 增 了 ”孔， ，REROUTE 功，使 用更 便。 ，他 高速线，currency1有时 要求信号 线 差分对 线。6 : u( N#

31、 F- |! ! u2 s9 4 x+ T“ n9 t% m5 C& B* X, e+ g, oPCB板各个层的含义在EDA 件的专 术中，有很多不是有 同定义的。以下就字面上可的义来 。Mechnical: 一多 板 加工尺寸 层Keepoutlayer: 定义不走线、孔(via)或摆零件的 。这几个限制可以独 分 定义。& % z7X1 u z/ LTopoverlay: 从字面得知 义。多 来一步 。Bottomoverlay: 从字面得知 义。可多 来一步 。Toppaste: 层需要 出 上锡膏的部分。Bottompaste: 底层需要 出 上锡膏的部分。+ , D+ w3 D7 m+ |& H% r( iTopsolder: 层 焊层，避免在制” 中或将来currency1时可不 的路flBottomsolder:底层 焊层。Drillguide: 可是不同孔大 ，对 的 号，个数的一个 。, J$ : q+ x9 G1 P4 X6 p/ Drilldrawing: 孔位图，各个不同的孔有一个对 的 号。Multilayer: 没有 独这一层， 多层板，针对 面板 面板而言。Toppaste: 也即是面层贴片时 钢网要用的 。Bottompaste: 也即是底层贴片时 钢网要用的 。