1、1,PCB电磁兼容设计,电磁兼容技术讲座,2,基本内容,信号的频谱分析干扰源分析布线设计技术叠层设计技术地线设计技术电源完整性（PI）分析,PCB电磁兼容设计,3,信号的频谱分析,V(t),t,PCB电磁兼容设计,4,信号的频谱分析,A1 = 2 / T A2 = 0.64 / T f A3 = 0.2 / T tr f2,PCB电磁兼容设计,上升（或下降）时间越短，信号所含高频分量越丰富。,5,常见逻辑器件的上升时间,PCB电磁兼容设计,举例： 如 tr = 10nS，则频谱带宽为BW = 1/tr = 32MHz,逻辑器件是一种骚扰发射较强的、最常见的宽带骚扰源，器件的翻转时间越短，对应的
2、逻辑脉冲所占的频谱越宽。,6,I 噪声干扰,PCB电磁兼容设计,7,共模干扰与差模干扰,PCB电磁兼容设计,8,共模干扰,PCB电磁兼容设计,E = K f L I,E - 幅射电场强度(远场) f - 电流频率 L 线的长度 I 共模电流大小,9,差模干扰,PCB电磁兼容设计,E - 幅射电场强度(远场) f - 电流频率 A - 回路面积 I - 回路中电流大小,E = K f2 A I,10,电路的差模抗扰性,PCB电磁兼容设计,H, = K f A H, 电路上的干扰电压 f 干扰电磁场频率 A - 回路面积 H 干扰磁场,11,串扰,PCB电磁兼容设计,当一根信号线上有高频电流流过时
3、，在PCB板上与之相邻的信号线上就会感应出干扰电压。,串扰,12,一个重要的设计原则,PCB电磁兼容设计,布局、布线时应使所有信号回路面积（特别是高频信号和敏感信号回路面积）尽可能小。,13,信号回流,PCB电磁兼容设计,低频：最小电阻【最短距离】,高频：最小阻抗【最小面积】,14,信号回流,PCB电磁兼容设计,信号频率较高时 的回流分布,15,布线设计原则,PCB电磁兼容设计,3W 原则,对于时钟线、差分线对、复位线及其它高速强辐射或敏感线路，当线宽为W时，其与相邻线径的中心线距应大于3W。,16,布线设计原则,PCB电磁兼容设计,差分线对的3W 原则,此间距可根据差分线对的阻抗要求进行调整
4、,17,布线设计原则,PCB电磁兼容设计,单面板,双面板,18,不良布线举例,PCB电磁兼容设计,19,布线设计原则,PCB电磁兼容设计,高速信号线不要在分割区上跨越，不要在无关的参考平面上方穿行。,20,布线设计原则,PCB电磁兼容设计,在模拟电路和射频电路设计中，以及没有电源地平面的双面板中，常常用保护线来对关键信号进行保护，使其免受其它信号的串扰。一般保护线连接地网络，并在线的两端与地相接。频率很高时，保护线上用多个过孔接地，过孔之间的距离应小于板上最高频率所对应波长（）的1/20。 对于有完整地平面的数字电路，一般不用保护线。,21,布线设计原则,PCB电磁兼容设计,高速信号的走线不允
5、许出现锐角和直角。1GHz以上的信号应该尽量使用圆弧 走线。,为了减少高频信号的辐射和干扰，高频信号尽量安排在内层。当走线的长度大于信号频率所对应波长（）的1/20时必须走内层。,差分对应平行等距等时延走线，保持对称，使电路对共模干扰有良好的抑制。,22,布线设计原则,PCB电磁兼容设计,I/O信号应避开高速和高di/dt信号等干扰源。连接器上应该安排足够的接地管脚。,23,布线设计原则,PCB电磁兼容设计,时钟线应避免换层,24,布线设计原则,PCB电磁兼容设计,任意相邻的信号层应尽可能采取垂直正交的布线方向。,25,布线设计原则,PCB电磁兼容设计,不要在单板上布设无意义的线；测试线应尽可
6、能短；不要在信号层上敷地时形成长条导线。信号层上信号线之间的地应通过足够多的过孔接到地平面。,26,布线设计原则（例）,PCB电磁兼容设计,27,布线设计原则（例）,PCB电磁兼容设计,28,布线设计原则（例）,PCB电磁兼容设计,29,扁平电缆的使用,PCB电磁兼容设计,30,共模干扰的抑制,PCB电磁兼容设计,31,叠层设计,PCB电磁兼容设计,四层板,32,叠层设计,PCB电磁兼容设计,六层板（性能一般）,33,叠层设计,PCB电磁兼容设计,六层板（性能好）,34,叠层设计,PCB电磁兼容设计,八层板,性能一般,性能好,35,叠层设计,PCB电磁兼容设计,十层板,36,叠层设计,PCB电
7、磁兼容设计,十层板（性能好）,37,地层设计,PCB电磁兼容设计,20H 原则,20H 3mm,10H,20H70%,100H98%,38,地层设计,PCB电磁兼容设计,对于多层板，应保证地平面的完整性，地平面内不应有大的开口。,提供较稳定的参考电平提供小的信号回路面积使 信号线具有确定的和较均匀的特性阻抗可以控制信号间的串扰,优点：,39,举例,地层设计,PCB电磁兼容设计,40,举例,地层设计,PCB电磁兼容设计,信号层,地 层,41,地层设计(例),PCB电磁兼容设计,42,地层设计(例),PCB电磁兼容设计,43,地层设计(例),PCB电磁兼容设计,44,举例 （ bad ）,地层设计
8、,PCB电磁兼容设计,45,地层设计,PCB电磁兼容设计,当PCB中有多个地平面层时，应该在板上用较多分散的过孔将地平面连接在一起，特别在信号集中换层的地方，以便为换层的信号提供较短回路和降低辐射。如在平面的四周用过孔将地平面连接在一起，可以有效的降低PCB对外的辐射。,46,地层设计（举例）,PCB电磁兼容设计,16层板：T / G1 / S1 / G2 / P1 / S2 / G3 / S3 / P2 / S4 / G4 / S5 / G5 / S6 / G6 / B,47,地层设计（举例）,PCB电磁兼容设计,缺少连接地层的过孔,48,地层设计（举例）,PCB电磁兼容设计,可在红色箭头标
9、记的位置加连接地的过孔,49,关于地层的分割,PCB电磁兼容设计,分割 - 适用于数字电路与模拟电路之间没有信号联系,布局时将数字电路和模拟电路分开，器件排列尽量紧凑，布线时避免数字电路的信号跨越模拟电路区域，避免模拟电路的信号跨越数字电路区域。两个区域隔离足够的距离。数字地与模拟地分割，然后在插座处单点连接，见左图。这样能最大限度地抑制数字电路对模拟电路的干扰。,50,关于地层的分割,PCB电磁兼容设计,分割 + 桥接 - 适用于数字电路与模拟电路之间联系的信号线较少且集中,51,关于地层的分割(例),PCB电磁兼容设计,举例,52,关于地层的分割(例),PCB电磁兼容设计,举例(bad),
10、53,关于地层的分割,PCB电磁兼容设计,分区但不分割 - 适用于数字电路与模拟电路之间联系的信号线较多且难以集中的情况,模拟区,数字区,54,关于地层的分割(例),PCB电磁兼容设计,举例(bad),八层板 TOP GND1 SIG2 PWR GND2 SIG3 GND3 BOTTOM,55,关于地层的分割(例),PCB电磁兼容设计,举例(bad),56,地线设计,PCB电磁兼容设计,对于高频信号尤其是高频时钟信号，连接插座上信号针的四周应用地线插针包围。,57,地线设计,PCB电磁兼容设计,58,PCB的布局设计,PCB电磁兼容设计,布局时应该将数字电路和模拟电路分开，各区内器件排列尽量紧
11、凑，留出足够的隔离空间,混合电路,59,PCB的布局设计,PCB电磁兼容设计,布局时应根据速率高、中、低速、I/O电路分区，以减少高速电路对其它部分的干扰,数字电路,60,PCB的布局设计,PCB电磁兼容设计,模拟电路,布局时应根据频率高、中、低进行分区，必要时应采取屏蔽隔离措施，以减少电路之间的干扰敏感电路应尽可能远离干扰电路，以减少干扰电路对敏感电路的干扰,61,PCB的布局设计,PCB电磁兼容设计,62,电源完整性分析,PCB电磁兼容设计,产生较强的辐射骚扰。降低VCC，影响芯片的正常工作。,开关电流产生的问题,63,解决办法,PCB电磁兼容设计,设置去耦电容,64,去耦电容的选取,PC
12、B电磁兼容设计,I：VCC脚流入的最大电流,t：IC的开关时间,V：VCC允许的压降,65,去耦电容的布局,PCB电磁兼容设计,poor,good,去耦电容应尽可能靠近VCC脚和地之间放置,66,去耦电容的布局(举例),PCB电磁兼容设计,67,去耦电容的布局(举例),PCB电磁兼容设计,68,去耦电容的布局(举例),PCB电磁兼容设计,1.5V电源的去耦电容,3.3V电源的去耦电容,69,去耦电容的布局(举例),PCB电磁兼容设计,1.2V电源的去耦电容,3.3V电源的去耦电容,70,去耦电容的布局(举例),PCB电磁兼容设计,1.5V电源的去耦电容,3.3V电源的去耦电容,71,参考资料,Printed Circuit Board Design Techniques for EMC ComplianceEMC and the printed circuit board, Mark I.MontroseHigh speed digital design-A handbook of black magic, HOWARD W.JOHNSON PCB电磁兼容技术-设计实践顾海洲，马双武，清华大学出版社,PCB电磁兼容设计,72,谢 谢,PCB电磁兼容设计,
