1、硬件笔试题模拟电路1、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。2、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的输出电压趋向于维持恒
2、定。电流负反馈的特点：电路的输出电流趋向于维持恒定。3、有源滤波器和无源滤波器的区别无源滤波器：这 电路 有无源 件R、L和C 有源滤波器：集 放和R、C ， 有 用电 、 、 量 等优点。集 放的 电压增益和输入阻 ，输出电阻 ， 有源滤波电路 有一定的电压放大和 作用。 集 放带 有 ，所 的有源滤波电路的 作频 。数电路1、电路和电路的区别是什么？电路：currency1电路中所有“器的时输入fifl一 时 源，所有“器的 的变fi所的时 ”。电路：电路有统一的时，有“器的时输入时 源 ，这有这“器的 变时 ， 的“器的 变 时 。2、什么是“线“， ，在硬件特性有什么 ？ 电路的输出并
3、联 的 线。在硬件， 用OC ，时在输出一 电阻。于 用OC 电流 大， 。3、 setup和hold time violation， ，并 。 VIA2003.11.06笔试试题 Setup/hold time是 试 对输入”和时”的时 。时是 “器的时”沿到 ，数 定 变的时。输入”应 时 沿 沿有效 T时到 ，这 T就是时-Setup time. setup time,这 数 就 这一时 入“器， 有在一 时 沿，数 入“器。持时是 “器的时” 沿到 ，数 定 变的时。hold time ，数 入“器。时(Setup Time)和持时 Hold time 。时是 在时 沿 ，数 ” 持
4、变的时。持时是 时跳变 沿 数 ” 持 变的时。数 ”在时沿“ 持续的时 超 和持时，那么超 量就分别称 时裕量和持时裕量。4、什么是竞争冒险象？怎 判断？何消除？ 汉王笔试 在 合中，于 的输入”通路中经 了 的延时，导致到 该 的时 一致叫竞争。产生毛刺叫冒险。布尔式中有反的”则 产生竞争和冒险象。方 ：一是添布尔式的消去项，二是在 外部电容。5、名词：SRAM、SSRAM、SDRAMSRAM：静 RAMDRAM：动 RAMSSRAM：Synchronous Static Random Access Memory静 随机访问currency1器。 的一 类型的SRAM。SSRAM的所有访问
5、fi在时的 /降沿启动。地址、数 输入和 控制” 于时”关。这一点SRAM ，SRAM的访问独于时，数 输入和输出fi地址的变控制。SDRAM：Synchronous DRAM动 随机currency1器6、FPGA和ASIC的概念，他们的区别。 未知 答案：FPGA是 编程ASIC。 ASIC:专用集 电路， 是面向专 用途的电路，专 一 用户设计和制造的。根 一 用户的特定 ， 低研制 本，短、交货周期供货的全定制，半定制集 电路。 阵列等 ASIC(Application Specific IC)比， 们又 有设计 周期短、设计制造 本低、 先进、标准产品无 试、质量 定 及 时在线检验
6、等优点。7、什么叫OTP 、掩膜 ，者的区别何在？OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP One Time Program 是MCU的一 currency1器类型MCU按currency1器类型 分 MASK(掩模)ROM、OTP(一次性 编程)ROM、FLASHROM等类型。MASKROM的MCU价格便宜， 程序在出厂时已经固，适合程序固定 变的应用场合；FALSHROM的MCU程序 反复擦写，灵活性 强， 价格较 ，适合对价格 敏 的应用场合或 用途；OTP ROM的MCU价格介于 者，时又
7、拥有一次性 编程力，适合既 一定灵活性，又 低 本的应用场合，尤是 断翻新、 迅速量产的电子产品。8、单 机电 有 转，首先 检查什么？首先应该 电源电压是 。用电压 量fl地 电源 的电压， 是 是电源电压， 用的5V。fl就是检查复 电压是 。分别 量按复 按 和放 复 按 的电压 ， 是 。检查 是 了，一 用 波器 的波 ， 应该 用 波器 的 X10” 。 一 是 量复 的IO电 ，按 复 放， 量IO fl外部的P0除外 的电压， 是 是 电 ， 是 电 ，则多半是 有 。外 的地方是， 用 内ROM的 大部分，在已经 有用外部扩ROM的了 ，一定 EA ， 则出程序的。有时用cu
8、rrency1真器 ， 入 子 ，“是 EA 的 ， fi是fl 一 。经 面 点的检查，一 除了。系统 定的 ，有时是 电源滤波 导致的。在单 机的电源 地 fl一 0.1uF的电容有所改善。电源有滤波电容的 ，则 fl一 大滤波电容， 220uF的。到系统 定时，就 并电容试试 。数电路1、电路和电路的区别是什么？ ”电子 2、什么是和？ 汉王笔试 是时有固定的关系。是时有固定的关系。电路设计 分类 电路和电路设计。电路 用时 子系统 作，电路 用时 ，子系统是 用特的 和 ” 。于电路 有列优点-无时问题、低电源消、 效非效、模性、 合和 复用性- 对电路研增速， 数 增，Intel P
9、entium 4理器设计，fi 用电路设计。电路 是 合电路，用于产生地址 器、 或 的 写控制” ，输出任何时”fi有关系， 输出产生的毛刺通 是 控的。电路是时序电路( currency1器和 “器)和 合电路 的电路，所有 作fi是在 格的时控制 的。这时序电路 一 时 ，所有的 变fi是在时的 沿(或降沿) 的。3、什么是“线“， ，在硬件特性有什么 ？ 汉王笔试 线是 输出” 的。在硬件， 用oc 或者集电 路 ，于 用oc 电流 大， ，时在输出应一 电阻。 线或则是电阻 4、什么是Setup 和Holdup时？ 汉王笔试 5、setup和holdup时,区别. 6、 setup
10、time和hold time的定和在时”延时的变。 未知 7、 setup和hold time violation， ，并 。 VIA 2003.11.06 笔试试题 Setup/hold time 是 试 对输入”和时”的时 。时是 “器的时”沿到 ，数 定 变的时。输入”应 时 沿 沿有效 T时到 ，这 T就是时-Setup time. setup time,这 数 就 这一时 入“器， 有在一 时 沿，数 入“器。持时是 “器的时” 沿到 ，数 定 变的时。hold time ，数 入“器。时(Setup Time)和持时 Hold time 。时是 在时 沿 ，数 ” 持 变的时。持时
11、是 时跳变 沿 数 ” 持 变的时。 和持时的 ，那么DFF 地 到数 ，出metastability的。数 ”在时沿“ 持续的时 超 和持时，那么超 量就分别称 时裕量和持时裕量。8、 对数中的竞争和冒险的理 ，并举 竞争和冒险怎 消除。 ”电子 9、什么是竞争冒险象？怎 判断？何消除？ 汉王笔试 在 合中，于 的输入”通路中经 了 的延时，导致到 该 的时 一致叫竞争。产生毛刺叫冒险。布尔式中有反的”则 产生竞争和冒险象。 方 ：一是添布尔式的消去项，二是在外部电容。10、知那 用电 ？TTLCOMS电 fl ？ 汉王笔试 用电 ：12V，5V，3.3V；TTL和CMOS fl ，于TTL
12、是在0.3-3.6V，CMOS则是有在12V的有在5V的。CMOS输出fl到TTL是 fl 。TTLfl到CMOS 在输出一电阻fl到5V或者12V。cmos的 低电 分别 :Vih=0.7VDD,Vil=0.9VDD,Vol=2.0v,Vil=2.4v,VolT+T2max,T3holdT1min+T2min17、给出 一 时序电路的 ，有Tsetup,Tdelay,Tck-q, 有 clock的delay,写出 定大时的素，时给出 式。 VIA 2003.11.06 笔试试题 T+TclkdealyTsetup+Tco+Tdelay;TholdTclkdelay+Tco+Tdelay;18
13、、 静 、动 时序模拟的优缺点。 VIA 2003.11.06 笔试试题 静 时序分析是用穷尽分析方 取出整 电路currency1在的所有时序路径，计算”在这路径的 延时，检查”的和持时是 时序 ，通 对大路径延时和 路径延时的分析，找出违背时序约束的错误。 输入向量就穷尽所有的路径， 速度 、占用内currency1较， 仅 对 设计进全面的时序检查， 用时序分析的结优设计，静 时序分析已经多地用到数集 电路设计的验证中。动 时序模拟就是通 的currency1真， 产生备的 试向量，覆盖 网 中的每一条路径。在动 时序分析中，无 暴露一路径 currency1在的时序问题；19、一 四的
14、Mux,中第二” 关 ” 何改善timing。 VIA2003.11.06 笔试试题 关 ：第二”放到 输出一输出，时 修改 选”，证优先未修改。20、给出一 的 ，又给了 的 输延时，问关 路径是什么， 问给出输入， 输出依赖于关路径。 未知 21、方面数电路的卡诺 简，时序 ，“器有 区别，优点 ，全器等等。未知 22、卡诺 写出 。 VIA 2003.11.06 笔试试题 23、简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。 卡诺 简：一 是四输入，记 00 01 11 10顺序，0 1 3 24 5 7 612 13 15 148 9 11 1
15、024、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain theoperation region of PMOS and NMOS for each segment of the transfer curve? 笔试题circuit design-beijing-03.11.09 25、To design a CMOS invertor with balance ris
16、e and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、 什么一 标准的倒器中P管的 长比 比N管的 长比大？ ”电子 和载流子有关，P管是空穴导电，N管电子导电，电子的迁移 大于空穴， 的电场，N管的电流大于P管， 增大P管的 长比， 对称，这 者 时降时等、 低电 的噪声容 一、充电放电的时等27、用mos管搭出一 二输入非 。 扬智电子笔试 28、please draw the transistor level schematic of a cmos 2 input
17、 AND gate and explain which input has faster response for output rising edge.(less delay time)。 笔试题circuit design-beijing-03.11.09 29、 出NOT,NAND,NOR的符”，真 ， 有transistor level的电路。 Infineon笔试 30、 出CMOS的 ， 出tow-to-one mux gate。 VIA 2003.11.06 笔试试题 31、用一 二选一mux和一 inv或。 大 笔试 input a,b;output c;assign c=a?
18、(b):(b);32、 出Y=A*B+C的cmos电路 。 科广试题 33、用们和cmos电路ab+cd。 大 笔试 34、 出CMOS电路的 管电路 ，Y=A*B+C(D+E)。 ”电子 COMS电路 ，一给定的 式，。35、 用4选1F(x,y,z)=xz+yz。 未知 ? x,y作 4选1的数 选择输入，四 数 输入分别是z或者z的反，0，136、给一 式f=xxxx+xxxx+xxxxx+xxxx用数量的非 际就是? 项和的 式 根 (A*B)*( C*D )=AB+CD37、给出一 简单的多 NOT,NAND,NOR 的fl理 ，根 输入波 出点波 。 Infineon笔试 ? 思路
19、：出 式， 根 输入计算输出38、 了 A XOR B OR C AND D ，请选用 中的一 ，并 什么？1 INV? 2 AND? 3 OR? 4 NAND? 5 NOR? 6 XOR 答案：NAND 未知 39、用非 等设计全 器。 华 40、给出 电路让分析。 华 41、用简单电路，A 输入时，输出B波 ”电子 ? 写 式， 简42、A,B,C,D,E进投票，多数服从数，输出是F fi就是A,B,C,D,E中1的 数比0多，那么F输出 1， 则F 0 ，用非 ，输入数 有 制。 未知 ? 写 式， 简43、用波 D“器的。 扬智电子笔试 ? easy44、用 输 和倒向器搭一 沿“器。
20、 扬智电子笔试 45、用们 出D“器。 VIA 2003.11.06 笔试试题 46、 出DFF的结 ,用verilog。 47、 出一 CMOS的D锁currency1器的电路 和版 。 未知 48、D“器和D锁currency1器的区别。 新太硬件面试 49、简述latch和filp-flop的。 未知 50、LATCH和DFF的概念和区别。 未知 51、latchregister的区别, 什么在多用register. 描述中latch何产生的。 latch是电 “，register是 沿“，register在一时 沿“动作，符合电路的设计思想，latch则属于电路设计，“导致时序分析困，
21、 适的应用latch则大量浪费 资源。52、用D“器 二分频的电路.又问什么是 。 华 53、请 出用D“器2分频的电路？ 汉王笔试 54、怎 用D“器、或非 二分频电路？ 东笔试 flD“器Q反输出fl到数 输入55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？456、用filp-flop和logic-gate设计一 1 器，输入carryin和current-stage，输出carryout和next-stage. 57、用D“器 4进制的计数。 华 58、N Johnson Counter,N=
22、5。 59、用熟悉的设计方式设计一 置初 的7进制循 计数器，15进制的呢？ ”电子 60、数电路设计 必问Verilog/VHDL，设计计数器。 未知 61、BLOCKING NONBLOCKING 赋 的区别。 非阻塞赋 ：内的赋 语句时赋 ，一 用在时序电路描述中阻塞赋 ： 该赋 语句 一句的 作，一 用在 合描述中62、写D“器的verilog module。 扬智电子笔试 module dff8(clk , reset, d, q);input? clk;input? reset;input 7:0 d;output 7:0 q;reg? 7:0 q;always (posedge
23、clk or posedge reset)? if(reset)? q = 0;? else? q = d;endmodule63、用D“器2分频的Verilog描述？ 汉王笔试 module divide2( clk , clk_o, reset);? input? clk , reset;? output? clk_o;? wire in; reg out ;? always ( posedge clk or posedge reset)? if ( reset)? out = 0;? else? out = in;? assign in = out;? assign clk_o = ou
24、t;? endmodule64、 编程器件在代电子设计中 ，请问：a) 所知的 编程器件有哪？ b) 试用VHDL或VERILOG、ABLE描述8 D“器。 汉王笔试 PAL，GAL，PLD，CPLD，FPGA。module dff8(clk , reset, d, q);input? clk;input? reset;input7:0? d;output7:0 q;reg7:0 q;always (posedge clk or posedge reset)/复 ， 电 有效? if(reset)? q = 0;? else? q = d;endmodule65、请用HDL描述四 的全 器、5
25、分频电路。 ”电子 66、用VERILOG或VHDL写一 代 ，10进制计数器。 未知 67、用VERILOG或VHDL写一 代 ，消除一 glitch。 未知 68、一 机的题 用verilog 这 机 的在比较， 容易误 的 。 VIA 2003.11.06 笔试试题 69、描述一 交通”灯的设计。 ”电子 70、 机，fl受1，2，5分钱的卖报机，每份报纸5分钱。 扬智电子笔试 71、设计一 自动售货机系统，卖soda水的， 投进三 硬币， 的找回钱数。? 1 出fsm 有 机 ； 2 用verilog编程，语 符合fpga设计的 。 未知 72、设计一 自动饮料售卖机，饮料10分钱，硬
26、币有5分和10分 ，并考虑找零： 1 出fsm 有 机 ； 2 用verilog编程，语 符合fpga设计的 ； 3 设计 程中 用的 及设计大致 程。 未知 73、 出 检 10010串的 ,并verilog。 74、用FSM101101的序列检 模。 a 输入，b 输出，a 续输入 1101则b输出 1， 则 0。a： 0001100110110100100110? b： 0000000000100100000000? 请 出state machine；请用RTL描述state machine。 未知 75、用verilog/vddl检 stream中的特定符串 分 用 机写 。 大 笔试
27、 76、用verilog/vhdl写一 fifo控制器(包括空， ，半 ”)。 大 笔试 regN-1:0 memory0:M 1; 定FIFO N 长容量M八 always模， 用于 写FIFO， 用于产生 地址head和尾地址tail，一 产生counter计数，剩三 根 counter的 产生空， ，半 ”产生空， ，半 ”77、有一用户 一 集 电路产品， 该产品 ：y=lnx，中，x 4 二进制整数输入”。y 二进制 数输出， 留 数。电源电压 35v假设公 fl到该项 ，交负该产品的设计，试 该产品的设计全程。 ”电子 78、sram，flash memory，及dram的区别？
28、新太硬件面试 sram：静 随机currency1器，currency1取速度， 容量 ， 电 数 失， DRAM 的REFRESH，制造 本较 ，通 用作 取(CACHE) 记 用flash： currency1，currency1取速度 ，容量大， 电 数 失dram：动 随机currency1器，必 断的 新的强(REFRESHED) 电 量， 则电 降低 无 有 的量 每一 记 单 于何 。价格比sram便宜， 访问速度较 ，电量较大， 用作计算机的内currency1 用。79、给出单管DRAM的fl理 ( 电版 数电子 基 作者 华、 毛 205 914b)，问有什么 refres
29、h time，总 有5 问题，记 了。 降低 度，增大电容currency1容量 Infineon笔试 80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? 笔试题circuit design-beijing-03.11.09 81、名词:sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,SDRIRQ:? Interrupt ReQuestBIOS:
30、 Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single Data Rate压控 器的 写(VCO)。动 随机currency1器的 写(DRAM)。名词 ，比PCI、ECC、DDR、interrupt、pipeline、IRQ,BIOS,USB,VHDL,VLSI VCO(压控 器) RAM (动 随机currency1器)，FIR IIR DFT( 变 )或者是中的，比：a.量误 b. 方 c. PCI：Peripheral Component Interconnect PCI ，DDR：DoubleDataRateECC：Error Checking and Correcting1
