1、1电工与电子技术实 验 讲 义2实验一 晶体管共射极单管放大电路一、实验目的（1）熟悉电子电路实验中常用的示波器、函数信号发生器的主要技术指标、性能及使用方法。（2）掌握用双踪示波器观察正弦信号波形和读取波形参数的方法。（3）学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。（4）掌握放大器电压放大倍数、输入电阻 *、输出电阻 *的测试方法。二、实验原理图 2-1 为电阻分压式工作点稳定的共射极单管放大器实验电路图。它的偏置电路采用 RB1和 RB2组成的分压电路，并在发射极中接有电阻 RF和 RE，以稳定放大器的静态工作点。当在放大器的输入端加入输入信号 后，在放大器的输出端
2、便可得到一个与 相位相反、幅值被放大了的输出信号 ，从而实现了iu iu0u电压放大。图 2-1 共射极单管放大器实验电路在图 2-1 电路中，当流过偏置电阻 RB1 和 RB2 的电流远大于晶体管 V 的基极电流 IB 时(一般 5-10 倍)，则其静态工作点可用下式估算 )(EFCCEFEB RIURUI 电压放大倍数 /(1)LubeFAr输入电阻 beBi /2输出电阻 CR0由于电子器件性能的分散性比较大，因此在设计和制作晶体管放大电路时，离不开测量和调试技术。在设计前应测量所用元器件的参数，为电路设计提供必要的依据；在完成设计和装配以后，还必须测量和调试放大器的静态工作点和各项性能
3、指标。一个优质的放大器，必定是理论设计与实验调整相结合的3产物。因此，除了学习放大器的理论知识和设计方法外，还必须掌握必要的测量和调试技术。放大器的测量和调试一般包括放大器静态工作点的测量与调试，消除干扰与自激振荡及放大器各项动态参数的测量与调试等。1放大器静态工作点的测量与调试(1)静态工作点的测量测量放大器的静态工作点，应在输入信号 0 的情况下进行，即将放大器输入端与地端短接，然后iu选用量程合适的直流毫安表和直流电压表，分别测量晶体管的集电极电流 以及各电极对地的电位 、CIBU和 。一般实验中，为了避免断开集电极，所以采用测量电压 或 ，然后算出 的方法。例CUE EUCI如，只要测
4、出 ，即可用 算出 ，也可根据 ，由 确定 ，EECRUI/CI RI/)(CI同时也能算出 ， 。B为了减小误差，提高测量精度，应选用内阻较高的直流电压表。(2)静态工作点的调试放大器静态工作点的调试是指对管子集电极电流 Ic(或 UcE)的调整与测试。静态工作点是否合适，对放大器的性能和输出波形都有很大影响。如静态工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时 的负半周将被削底，如图 2-2(a)所示；如静态工作点偏低则易0u产生截止失真，即 的正半周被缩顶(一般0u截止失真不如饱和失真明显)，如图 2-2(b)所示。这些情况都不符合不失真放大的要求。所以，在选定工作点以后还必须
5、进行动态调试，即在放大器的输入端加入一定的输入电压 ，检查输出电压 的大小和波形是否iu0u满足要求。如不满足，则应调节静态工作点的 (a)静态工作点偏高 (b)静态工作点偏低位置。 图 22 静态工作点对 波形失真的影响0u改变电路参数 Ucc、Rc 和 RB(RB1、R B2)都会引起静态工作点的变化，如图 2-3 所示。但通常多采用调节偏置电阻 RB1的方法来改变静态工作点，如减小 RB1，则可使静态工作点提高等。最后还要说明的是，上面所说的工作点“偏高”或“偏低”不是绝对的，应该是相对信号的幅度而言，如输入信号幅度很小，即使工作点较高或较低也不一定会出现失真。所以确切地说，产生波形失真
6、是信号幅度与静态工作点设置配合不当所致。如需满足较大信号幅4度的要求，静态工作点最好尽量靠近交流负载线的 中点。2放大器动态指标测试放大器动态指标包括电压放大倍数、输入电阻、输出电阻、最大不失真输出电压(动态范围)和通频带等。(1)电压放大倍数 Av 的测量调整放大器到合适的静态工作点，然后加入输入电压 ，在输出电压 不失真的情况下，用交流毫iu0u伏表测出 和 的有效值 和 ，则iu0iU0（2）放大器输入电阻的测试*所谓放大器输入电阻。就是指放大器输入端的等效电阻。测试方法是用“串联电阻法” 。如（图 2-4）所示，在信号源与放大器之间串入一个电位器 Rw。测试方法如下：先调 Rw=0，调
7、信号源的输出信号大小使放大器输出信号 uo 不失真（频率应在放大器的通带范围内） 。然后调节 Rw，使放大器输出减少到原来输出的 ，这时电位器的阻值即与放大器的输入电阻相等。（3）放大器输出电阻的测试所谓放大器的输出电阻，就是从放大器输出端看进去的等效电阻。放大器输出端可以等效成一个理想电压源与输出电阻 Ro 相串联，如（图 2-5）所示。输出电阻 Ro 的大小反映了放大器带负载能力。可以通过测量放大器接入负载后的电压变化来求出。在放大器输入端加入一固定电压（此电压大小的选取，应使放大器在有或没有负载时，输出信号都不失真）先不接入负载电阻，测出放大器输出电压 Uo。然后接入负载电位器，调节 R
8、L 的大小，使放大器输出电压为 (1/2)Uo ,这时电位器的阻值大小即为放大器的输出电阻 Ro 。(4)最大不失真输出峰峰电压 的测量(最大动态范围)OP如上所述，为了得到最大的动态范围，应将静态工作点调在交流负载线的中点。为此在放大器正常工作情况下，逐步增大输入信号的幅度，并同时调节 Rp(改变静态工作点)，用示波器观察 。当输出波0u形同时出现削底和缩顶现象(如图 2-6)时，说明静态工作点已调在交流负载线的中点。然后反复调整输入5信号，使波形输出幅度最大，且无明显失真时，用交流毫伏表测出 (有效值)，则动态范围等于0U。 ，或用示波器直接读出峰峰值 。02UOPU图 2-6 静态工作点
9、正常，输入信号太大引起的失真三、实验设备与器件(1)模拟电路实验箱；(2)函数信号发生器；(3)双踪示波器；(4)数字万用电表；(5)电阻器、电容器若干支。四、实验内容实验电路如图 2-1 所示。为防止干扰，各仪器的公共端必须连在一起，同时信号源、交流毫伏表和示波器的引线应采用专用电缆线或屏蔽线，如使用屏蔽线，则屏蔽线的外包金属网应接在公共接地端上。1调试静态工作点接通直流电源前，先将 Rp 调至最大，函数信号发生器输出旋钮旋至零。接通+12 V 电源，调节 Rp，使 Ic2.0 mA(即 2.2 V)，用直流电压表测量 、 和 ，用万用电表测量 值，并记入表EUBUEC1BR2-1 中。2测
10、量电压放大倍数在放大器输入端加入频率为 1 kHz 的正弦信号 ，调节函数信号发生器的输出旋钮使放大器输入电Su压 Uipp=30mV（峰峰值） ，同时用示波器观察放大器输出电压 的波形，在波形不失真的条件下用示波器0测量下述 2 种情况下的 值，并用双踪示波器观察 和 的相位关系，并记入表 2-2 中。0u0i3观察静态工作点对输出波形失真的影响置 Rc2.4k，RL2.4k， 0V，调节 Rp，使 Ic2.0 mA，测出 UcE 值；再逐步加大输入信号，i使输出电压 足够大，但不失真(临界失真)。然后保持输入信号不变，分别增大（顺时针调）和减小0u图 2-7 晶体三极管管脚排列6（逆时针调
11、）Rp，使波形出现失真，绘出 的波形，并测出失真情况下的 Ic 和 UcE 值，并记入表 2-4 中。0u注意，在每次测 Ic 和 UcE 值时，都要将放大器的输入端短接。表 2-1测量值 计算值/VBU/VE/VCU/k1BR/VBEU/VCEIc/mA表 2-2Rc/k RL/k VipuV0pAv 观察记录一组 和 波形0ui2.4 2.4 2.4表 2-4Ic/mA /VBU/V CE/V /VBUUCE/V 波形0u失真情况工作状态2.074*测量输入电阻和输出电阻置 Rc2.4 k，R L2.4 k，Ic2.0 mA。输入 f1 kHz 的正弦信号电压 Uipp=30mV，在输出电
12、压不失真的情况下，用交流毫伏表测出 、 和 ，记入表 2-6 中。保持 不变，断开 RL，测量输0uSUiLSu出电压 ，记入表 2-6 中。表 2-6Ri(k) Ro(k)/mVSU/mVi测量值 计算值/VL/V0U测量值 计算值五、实验总结(1)列表整理测量结果，并把实测的静态工作点、电压放大倍数、输入电阻、输出电阻之值与理论计算值比较(取一组数据进行比较)，分析产生误差原因。(2)分析 及静态工作点对放大器电压放大倍数的影响。LR(3)讨论静态工作点变化对放大器输出波形的影响。(4)分析并讨论在调试过程中出现的问题。六、预习要求(1)阅读教材中有关单管放大电路的内容并估算实验电路的性能
13、指标。假设：3DG6 的 100，RB220k，RB160k，Rc2.4k，RL2.4k。估算放大器的静态工作点、电压放大倍数 Av、输入电阻 Ri 和输出电阻 Ro。(3)能否用直流电压表直接测量晶体管的 UBE? 为什么实验中要采用测 UB、UE，再间接算出 UBE的方法?(4)怎样测量 RB1 的阻值?(5)当调节偏置电阻 RB1，使放大器输出波形出现饱和或截止失真时，晶体管的管压降 UcE 怎样变化?(6)改变静态工作点对放大器的输入电阻 Ri 有否影响?改变外接电阻 RL 对输出电阻 Ro 有否影响?(7)在测试 Av、Ri 和 Ro 时，怎样选择输入信号的大小和频率?为什么信号频率
14、一般选1 kHz，而不选 100 kHz 或更高?(8)测试中，如果将函数信号发生器、交流毫伏表及示波器中任一仪器的两个测试端子接线换位(即各仪器的接地端不再连在一起)，将会出现什么问题?8实验二 组合逻辑电路一、实验目的1了解编码器、译码器、数据选择器等中规模数字集成电路(MSI) 的性能及使用方法；2掌握 74LS48BCD 译码器和共阴极七段显示器的使用方法。3用集成译码器和数据选择器设计简单的逻辑函数产生器。二、预习要求I复习 74LS48、74LS151 、74LS138 的逻辑功能。 2按实验内容 2、3 的要求，设计并画出逻辑电路图。3弄懂图 5.16.4 的工作原理。三、实验原
15、理1编码、译码、显示原理电路如图 5.16.4 所示。该电路由 8 线3 线优先编码器 74LSl48、4 线七段译码器/驱动器 74LS48、反相器 74LS04 和共阴极七段显示器等组成。74LS48 具有以下特点：(1)消隐(灭灯)输入 低电平有效。当 =0BIBI时，不论其余输入状态如何，所有输出为零，数码管七段全暗，无任何显示。译码时， =1。 BI图 5.16.4 编码、泽码、显示电路原理(2)灯测试(试灯 )输入 低电平有效。当 =0 LTLT( =1)时，无论其余输入为何状态，所有输出BIRO为 l，数码管七段全亮，显示数字 8。可用来检查数码管、译码器有无故障。译码时， =1
16、。(3)脉冲消隐(动态灭灯 )输入 =1 时，对译码无影响；RBI当 = =1 时，若 =0，输入数码是十进制零时，七段ILTI全暗，不显示，输入数码不为零，则照常显示。在实际使用中有些零是可以不显示的，如 004.50 中的百位的零可不显示；若百位为零且不显示，则十位的零也可不显示；小数点后第二位的零，不考虑有效位时也可不显示。这些可不显示的零称为冗余零。脉冲消隐输入 =0，可使冗余零RBI消隐。(4)脉冲消隐(动态灭灯)输出 与消隐输入 共用一个管脚 4，当它作输出端时。与 配合，RBOI共同使冗余零消隐。以 3 位十进制数为例。见图 5.18.8。十位的零是否要显示，取决于百位是否为零，
17、有否显示，这就要用 进行判断，在 和 A3A0 全为零时， =0，否则为 1。百位为零，且O=0(百位被消隐)，则百位 和十位的 =0，使十位的零消隐，其余数码照常显示。若百位不RBI I9为零，或未使零消隐，则百位的 和十位的 全为 1，使十位的零不具备消隐条件，而与其它数RBOI码一起照常显示。3显示器显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制数。七段发光显示器有共阳接法和共阴接法两种。共阳接法就是把发光二极管的阳极都连在一起接到高电平上，与其配套的译码器为74LS46，74LS47；共阴接法则相反，它是把发光二极管的阴极都连在一起接地，与其配10套的译码器为 74L
18、S48，74LS49。七段显示器的外引线排列图、共阴接法以及数字符号显示如图 5.18.9(a)、(b)、(c)所示。如果输入的频率较高时，显示器所显示的数字可能出现混乱或很快改变结果，这时，可在计数器后面加一级锁存器(如 74LS273，八 D 触发器) 。如果显示器所显示的数字暗淡，可加一级缓冲器 (如74LS07，74LS17)或射随器来提升电流。2数据选择器的典型应用之一逻辑函数产生器八选一数据选择器 74LS151 的外引线排列图和功能表分别如图 5.16.5 和表 5.16.4 所示。表 5.16.4：74LS151 功能表由表 5.16.4 可以看出，当选通输入端 =0 时，Y
19、是 A2、A 1、A 0 和输人数据 D0D 7 的与或函数，ST它的表达式为(5.16.1) 式中 mi 是 A2、A 1、A 0 构成的最小项，显然当 Di=1 时，其对应的最小项 mi 在与或表达式中出现。当Di=0 时，对应的最小项就不出现。利用这一点，可以实现组合逻辑函数。将数据选择器的地址选择输入信号 A2、A 1、A 0 作为函数的输入变量，数据输入 D0D 7 作为控制信号，控制各最小项在输出逻辑函数中是否出现，选通输入端 始终保持低电平，这样，八选一数据选ST择器就成为一个三变量的函数产生器。例如，利用八选一数据选择器产生 ，可以将此函数改成ABCCBL下列形式(5.16.2
20、)76520 DmDmL式(5.16.2)符合式(5.16.1) 的标准形式。考虑到式中没有出现最小项 m1、m 3、m 4，因而只有D0=D2=D5=D6=D7=1，而 D1=D3=D4=0。由此可画出该逻辑函数产生器的逻辑图如图 5.16.6 所示。33 线-8 线译码器用于逻辑函数产生器和数据分配器3 线-8 线译码器 74LSl38 的外引线排列图和逻辑功能表分别如图 5.16.7 和表 5.16.5 所示。11图 5.16.6 用 74LSl51 构成逻辑函数产生器 图 5.16.7 74LSl38 外引线排列图由图 5.16.7 和表 5.16.5 可以看出，该译码器有三个选通端：
21、ST A、 和 ，只有当 STA=1，BSTC=0、 =0 同时满足时，才允许译码，否则就禁止译码。设置多个选通端，使得该译码器能被灵BSTC活地组成各种电路。在允许译码条件下，由功能表 5.16.5 可写出若要产生 的逻辑函数，则只要将输入变量 A、B、C 分ABCCBAL别接到 A2、A 1、A 0 端，并利用摩根定律进行变换，可得 由此可画出其逻辑图如图 5.16.8 所示。76520YL012701210AY12图 5.16.8 用 74LS138 构成逻辑函数产生器此外，这种带选通输入端的译码器又是一个完整的数据分配器，如果把图 5.16.7 中的 STA 作为数据输人端，而将 A2
22、、A 1、A 0 作为地址输入端，则当 = =0 时，从 STA 端来的数据只能通过由BSTCA2、A 1、A 0 所确定的一根输出线送出去。例如，当 A2A1A0=100 时，ST A 的状态将以反码形式出现在输出端。4Y4用加法器组成一个代码转换电路，将 BCD 代码的 8421 码转成余 3 码。以 8421 码为输入，余 3 码为输出，可得代码转换电路的逻辑真值表，如表 5.16.6 所示。由表中可见，Y3Y2Y1Y0 和 DCBA 所代表的二进制数始终相差 0011，即十进制数的 3。故可得Y3Y2Y1Y0=DCBA+0011 (5.16.4)根据式(5.16.4)，用一片 4 位加
23、法器 74LS283 便可接成要求的代码转换原理电路，如图 5.16.9 所示。四、实验内容1在图 5.16.4 所示原理电路中，将 A0A 3，分别接至数据开关。验证译码器 74LS48 的逻辑功能。2 试用数据选择器 74LS151，设计一个监测信号灯工作状态的逻辑电路。其条件是信号灯由红(用 R 表示)、黄( 用 Y代表) 和绿 (用 G 表示) 三种颜色灯组成，正常工作时，任何时刻只能是红、绿或黄当中的一种灯亮。而当出现其它五种灯亮状态时，电路发生故障，要求逻辑电路发出故障信号。 3 试用 74LS138 和与非门实现一位全加的功能。五、实验报告要求1在图 5.16.4 所示原理图中标
24、出外引线管脚号。2写出实验内容 2、3 的设计过程，画出实验原理电路图。【74ls20 外引线管脚图 及真值表 】说明实验结果。六、思考题在译码电路中，74LS48 的输出端与数码管联接时，要注意什么？七、注意事项1TTL 与非门多余输入端可接高电平，以防引入干扰。2检查显示器各段好坏时，可与译码器 74LS48 连接后，用 LT=0 来实现，也可由电源+5V 接 470电阻限流后接到显示器各段检查。八、实验元、器件输入端 输出端A B C D Y1 1 1 1 00 X X X 1X 0 X X 1X X 0 X 1X X X 0 113集成电路 74LS48 一片、74LS20 一片、74
25、LS151 一片、74LSl38 一片、共阴七段显示器 一片14实验三 集成触发器一、实验目的1熟悉并验证触发器的逻辑功能及相互转换的方法。 2掌握集成 JK 触发器逻辑功能的测试方法。 3学习用 JK 触发器构成简单时序逻辑电路的方法。 4进一步熟悉用双踪示波器测量多个波形的方法。二、预习要求 1复习触发器的基本类型及其逻辑功能。 2掌握 D 触发器和 JK 触发器的真值表及 JK 触发器转换成 D 触发器、T 触发器、T触发器的基本方法。 按实验内容 4 的要求，设计同步时序脉冲输出器电路，其输出波形如图 5.17.1 所示。三、实验原理与参考电路1集成触发器的基本类型及其逻辑功能。按触发
26、器的逻辑功能分，有 RS 触发器、D 触发器、JK 触发器、T 触发器和 T触发器。按触发脉冲的触发形式分，有高电平触发、低电平触发、上升沿触发和下降沿触发以及主从触发器的脉冲触发等。表 5.17.1 分别列出了时钟控制触发器的特性方程和功能表。表 5.17.1 时钟控制触发器2触发器的转换由于目前市场上供应的多为集成 JK 触发器和 D 触发器，很少有 T 触发器和 T触发器，所以有时候15我们要用一种类型的触发器代替另一种类型的触发器。这就需要进行触发器的转换。转换方法见表5.17.2。本实验选用 CMOS 双 JK 触发器 CD4027，其功能齐全、用途广泛。图 5.17.2 和表 5.
27、17.3 分别示出CD4027 的外引线排列和功能表。图 5.17.3 示出 CD4023(三 3 输入端 CMOS 与非门)的外引线排列。表 5.17.2 触发器的转换 图 5.17.2 CD4027 外引线排列 图 5.17.3 CD4023 外引线排列从功能表中可知，CD4027 是具有直接清零端、在 CP 上升沿翻转的边沿触发器。其最大工作频率为16MHz。表 5.17.3 CD4027 功能表四、实验内容1验证 JK 触发器的逻辑功能。2将 JK 触发器转换成 T 触发器和 D 触发器，并验证其功能。3将两个 JK 触发器连接起来，即第二个 JK 触发器的 J、K 端连接在一起，接到
28、第一个 JK 触发器的输出端 Q，输入 1kHz 方波，用示波器分别观察和记录 CP、1Q、2Q 的波形，理解二分频，四分频的概念。4设计一个同步时序脉冲输出器，其输出波形如图 5.17.1 所示。用示波器观察和记录 CP 和输出 L的波形。五、实验报告要求1根据实验内容 2，画出实验电路图，列出电路转换后的逻辑功能。162根据实验内容 3，画出实验电路图，以及对应绘出所测 CP、1Q、2Q 的电压波形，标出幅值和周期。3根据实验内容 4.，画出实验电路图，并对应绘出 CP 和 L 的波形，标出幅值和周期。六、思考题1在本实验中，能用负方波代替时钟脉冲吗?为什么?2观察同步时序逻辑控制器 CP
29、 和 L 波形时，若 CP 信号送示波器 CH1 通道，输出 L 送 CH2 通道，“触发选择”置 CH1 通道，示波器上所显示的波形能稳定吗?若不能稳定，应如何选择触发电压?七、注意事项1本实验使用的集成芯片(CD4027 和 CD4023 均为 CMOS 集成电路，因此必须严格遵守 CMOS 集成电路的使用规则。2用示波器观察多个波形时，最好采用外触发方式，并且选用频率最低的电压作外触发电压。八、实验元、器件双 JK 触发器 CD4027 1 片 三 3 输入与非门 CD4023 1 片17计数器设计-参考材料一，实验目的1掌握中规模集成计数器 74LS161、74LS192 的逻辑功能。
30、2学会用中规模集成计数器构成任意进制计数器的方法。 3进一步熟悉用示波器测试计数器输出波形的方法。二、预习要求1复习计数、译码和显示电路的工作原理。2预习中规模集成计数器 74LS161、74LS192 的逻辑功能及使用方法。3按实验内容 2、3、4 的要求，设计并画出逻辑电路图。 4绘出十进制计数、译码、显示电路中各集成芯片之间的连接图。三、实验原理与参考电路计数、译码、显示电路是由计数器、译码器和显示器三部分组成的。1计数器计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中非常重要的基本操作，所以也是应用最广泛的逻辑部件之一。集成计数器是中规模集成电路，其种类有很
31、多。如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种。在同步计数器电路中，所有触发器都以输入计数脉冲为时钟脉冲，应翻转的触发器同时翻转。在异步计数器电路中，有的触发器以计数脉冲作为时钟脉冲，有的则以其它触发器的输出作为时钟脉冲，故而状态更新有先有后，称为异步；如果按照计数数字的增减分类，可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律分类，可分为二进制计数器、十进制计数器和 N 进制计数器三种。计数器常从零开始计数，所以应具有“置零(清除) ”功能。此外计数器还有“预置数”的功能，通过预置数据于计数器中，可以使计数器从任意值开始计数。常用集成计数器均有典型
32、产品，不必自己设计，只需合理选用即可。下面介绍几种常用的集成计数器。(1) 74LS192 同步十进制可逆计数器图 5.18.2 和表 5.18.3 分别示出 74LS192 的外引线排列图和功能表。表 5.18.3 74LS192 功能表1874LS192 是同步十进制可逆计数器，具有双时钟和可预置功能。当清除端 CR=1 时，无论有无计数脉冲， Q3Q 0 均为 0，即为异步清除。当置数端 =0 时，无论LD有无计数脉冲，数据输入端 D3D 0 所置数据被并行送到输出端 Q3Q 0。当 CPD=1，计数脉冲从 CPu 送入，则在 CP 上升沿的作用下，计数器进行加计数，加到 9 后，进位输
33、出端 =0。CO当 CPu=1，计数脉冲从 CPD 送入，则在 CP 上升沿的作用下， 进行减计数，减到 0 后，借位输出端=0。B(2) 74LS161 4 位二进制同步计数器图 5.18.3 和表 5.18.4 分别示出 74LS161 外引线排列图和功能表。74LS161 是 TTL 集成同步四位二进制计数器，它的主要功能为 异步清除：当 =0 时，无论有无CRCP，计数器立即清零，Q 3Q 0 均为 0，称为异步清除。同步预置：当 =0 时，在时钟脉冲上升沿的作LD用下，Q 3=D3， Q2=D2，Q 1=D1，Q 0=D0。计数：当使能端 ETP =ETT=1 时，计数器计数。锁存：
34、当使能端 =0 或 =0 时，计数器禁止计数，为锁存状态。PETT图 5.18.3 74LS161 外引线排列2任意进制计数器如果要用中规模集成计数器构成任意进制的计数器，可用反馈清零法和反馈置数法。（1）反馈清零法在计数过程中，将某个中间状态 N1 反馈到清除端，使计数器返回到零重新开始计数。这样可将模较大的计数器作为模较小（模为 N）的计数器使用。若是异步清除，则 N=N1，有毛刺；若是同步清除，则N=N1+1，且无毛刺。（2）反馈置数法反馈置数法可分为三种：（a）将数据输入端全部接地（所置数为零） ，然后将某个中间状态 N1 反馈到输入端 ，当计数到LDN1 时，置数端为有效电平，将预先
35、预置的数（零）送到输出端，即计数器全部清零。 （若为同步置数，计数器的模 N=N1+1，异步置数，则 N=N1）(b) 将模为 N1 的计数器的进位信号反馈到置数端，并将数据输入端置成最小数 N2。则同步置数时，N=N1-N2；异步置数时 N=N1-N2-1（此类计数器称为可编程补码计数器） 。(c) 将数据输入端置成最小数 N2，再将计数过程的某一中间状态 N1 反馈到置数端。计数器计到 N119后再从 N2 开始重新计数。如为同步置数，构成计数序列为 N2 到 N1、模 N=N1-N2+1 的计数器；如为异步置数，则构成计数序列为 N2 到(N 1-1)、模 N=N1-N2 的计数器。本实
36、验选用 74LS161 同步二进制计数器，采用反馈方式构成十进制计数器。反馈式十进制计数器一般有两种形式。其一，利用清除端 构成。即：当 Q3Q2Q1Q0=1010(十进制CR数 10)时，通过反馈线强制计数器清零。如图 5.18.4 所示。该电路由于 1010 状态只是瞬间，它会引起译码电路的误动作，因此很少被采用。其二，利用预置端 构成。把计数器输入端 D0D1D2D3 全部接地。LD当计数器计到 1001(十进制数 9)时，利用 Q3Q0 反馈线使预置端 =0 则当第十个 CP 到来时，计数器输出端等于输入端电平，即：Q 0=Ql=Q2=Q3=0。这样，可以克服利用清除端 构成的计数器的
37、缺点。利用预置端 构成的计数器电路如图 5.18.5 所示。LD图 5.18.4 利用清零端的反馈式计数器 图 5.18.5 利用置数端的反馈式计数器以上介绍的是一片计数器工作的情况。在实际应用中，往往需要多片计数器构成多位计数状态。所以我们介绍一下计数器的级联方法。级联可分串行进位和并行进位两种。串行进位的级联电路如图5.18.6(a)所示。其缺点是速度较慢。并行进位 (也称超前进位)如图 5.18.6(b)所示。后者比前者的速度大大提高。(a) 串行进位式 2 位十进制计数器 （b）并行进位式 2 位十进制计数器四、实验内容1验证 74LS192、74LS161 的逻辑功能。CP 选用手动
38、单次脉冲或 1Hz 正方波。输出接发光二极管LED 显示。2按图 5.18.5 组装十进制计数器，并接入译码显示电路(各集成芯片之间的连线自画) 。时钟脉冲选择1Hz 正方波。观察电路的计数、译码、显示过程。3用两片 74LS161 和三输入与非门 74LS10，采用串行进位方式设计并组装六十进制加计数器。4用两片 74LS161 和三输入与非门 74LS10，采用并行进位方式设计并组装二十九进制加计数器。五、实验报告要求1画出十进制计数、译码、显示电路中各集成芯片之间的连接图。2根据实验内容 2、3、4，画出相应电路的原理图，说明实验结果。 六、思考题1十进制计数器 CP、Q 3Q 0 波形的时序关系？202串行进位方式是否适用于任意进制的计数器？七、实验元、器件计数器 74LS161 2 片，74LS192 1 片 三 3 输入与非门 74LS10 1 片
