1、数字电路与 EDA 技术实验实验指导书信息与通信工程学院2012 年 9月I目 录第一章 实验系统 11.1 整体组成 11.2 核心板 11.3 主要模块 1第二章 开发平台 52.1 Quartus II 简介 .52.2 Quartus II 开发流程 .5第三章 实验项目 9实验 1 全加器设计 9实验 2 基于 LPM 的 乘法器设计 11实验 3 译码器设计 14实验 4 触发器设计 16实验 5 计数器设计 18实验 6 数字频率计设 计 19实验 7 乐曲演奏设计 21实验 8 数字钟设计 24实验 9 数字电压表设 计 261第一章 实验系统1.1 整体组成实验室采用 NC-
2、EDA-2000C 实验系统，整体组成如下图所示。1.2 核心板实验系统的核心板采用 Altera 公司的 EP1K10TC100-3 芯片，位于实验箱组成框图的 14所示位置，具有低内核电压、低功耗的特点。芯片内门电路高达 1万门，内部使用 RAM 作电路结构，速度高达几百MHZ ，其输出可用管脚已全部开放。1.3 主要模块一、显示模块1、液晶显示模块实验系统采用进口双排 16字符液晶显示模块组成，位于实验系统组成框图的 16 所示位置。其输入、输出信号在其下方，由 13 个连接孔与其它模块连接。2、8 位数码管2位于实验系统组成框图的 9所示位置，采用 2 个共阴高红 7 段数码管组成，位
3、选信号在数码管的左边由连接孔 SEL0、SEL1、SEL2 与其它模块连接。3、88LED 点阵位于实验系统组成框图的 15 所示位置，横排 8 位显示的控制信号在点阵右边的 3-8 译码器的下方，由 SEL0、SEL1、SEL2 连接 孔与其它模块连接。4、8 位发光二极管位于实验系统组成框图的 13 所示位置。其输入由位于其下方的 8 位连接孔与其它模块连接，可以模拟二进制数据输出。二、接口模块实验系统有视频接口（VGA） 、USB 接口、RS232 接口、通信模块的接口等几个模块。VGA 接口位于实验组成框图的 19 所示 位置，USB 接口位于实验组成框图的 24 所示位置，RS232
4、 接口位于实验组 成框图的 25所示位置。其信号输入输出均由位于模块左边的连接孔与其它模块连接。通信模块的输入输出位于实验系统组成框图的 17、18 所示位置。三、输入模块1、44 键盘在实验系统组成框图的 22所示位置。44 键盘主要是通过编程实现0F的输入，也可以作为一个控制键。在其上方的连接孔 R1、R2、R3、R4 控制横向4 位；C1 、 C2、C3、C4 控制纵向4 位。2、8 位复位开关复位开关可以通过手动控制为系统提供脉冲信号。在系统中一共提供了 8位的按键开关，当按下键后其输出为低电平，反之则为高电平。其输出端是模块上方对应的连接孔 K1K8。3、8 位 DIP 开关位于实验
5、系统组成框图中的21 所示位置。主要功能是能保持高低电平，通过手动控制为系统提供稳定的逻辑信号。系统总共提供了 8 位拨档开关，当开关的档位在上方时则输出高电平，反之则为低电平。其输出端是模块上方对应的连接孔 S1 S8。4、24M2Hz 分频电路在实验系统组成框图的 20所示位置。在这个模块中采用了两个时钟源，一个是 24M的高频时钟，另一个是 32768Hz 能完成二次分频的时钟。时钟输出通过其上方的四组跳线改变其频率的输出，每一组频率相对独立。其频率值在电路板上均已标明。每一组的频率输出端是上方对应的3CLK1、CLK2、CLK3、CLK4 连接孔。四、模数转换模块1、ADC0809 芯
6、片ADC0809 芯片是 8 通道、8 位逐次逼近式 A/D 转换器，位于实验系统组成框图中的3 所示位置，完成模/数转换。CH0CH7 为 8 个模拟输入通道，其输入端是上方对应的 CH0CH7 连接孔。AD0AD7 为数据输出端，通过其右边对应的 D0D7 连接孔与其它模块连接。其它管脚通过其下方对应的连接孔与控制信号相连。2、DAC0800 芯片DAC0800 芯片是 8 位分辨率的 D/A 转换芯片，具有连接简单、转换控制方便、价廉等优点，位于实验系统组成框图中的5 所示位置，完成数/模转换。8 位数据输入端由下方的 D0D7 连接孔输入，模拟信号输出由 LF411下方的 Vout 连
7、接孔输出。五、控制模块1、电梯在本实验系统中模拟的是 1个三层电梯上下的模块。位于实验系统组成框图的 12 所示位置。4 个按键如上面标志所示分别表示每层楼上、下的请求信号，信号通过其右边对应的 4 个连接孔 1KU（一楼上信号） 、2KD（二楼下信号） 、2KU（二楼上信号） 、3KD（三楼下信号）与其它模块连接。在中间有 2 个黄色的指示灯和 2 个绿色的指示灯。黄色的指示灯表示楼层有下的请求信号；绿色的指示灯表示楼层有上的请求信号。通过其右边对应的 4 个连接孔 1U（一楼上信号） 、2U（二楼上信号） 、2D（二楼下信号） 、3D （三楼下信号）与其它模块连接。模块最右边的3 个红灯表
8、示电梯到达楼层的标志信号，通过其右边对应的 3 个连接孔与其它模块连接。2、交通灯在实验系统组成框图的 11所示位置。由 12 个红黄绿灯按交通灯方式排列的交通灯模块，可做交通灯或舞台灯光实验。3、步进电机位于实验系统组成框图的 10 所示位置。通过对模块下方的 4 个连接孔A、B、 C、D 输入控制信号来控制步进电机的转动。六、存储模块在本系统中采用 1 个 8K8 位的 E2PROM 2864 芯片，通过对其编程，可4为其它模块提供波形信号。在实验系统组成框图的 4 所示位置。七、蜂鸣器模块蜂鸣器在实验系统组成框图中位于 6 所示位置，由 1 个蜂鸣器和 1 个喇叭组成，是为了配合有些实验
9、需要报警发声等要求而设置的。实验系统可以通过对中间的1 个跳线的改变来选择蜂鸣器或喇叭，当跳线帽在左边时选择的是喇叭，反之则选择的是蜂鸣器。对模块下方的SPEAKER 连接孔输入1 个时钟信号使蜂鸣器或喇叭发声。5第二章 开发平台2.1 Quartus II 简介Quartus II 是 Altera 公司的综合性 PLD开发软件，支持原理图、VHDL、Verilog HDL 以及 AHDL 等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整 PLD 设计流程。Quartus II 支持 Altera 的 IP 核，集成了 LPM/MegaFunction宏功能
10、模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方 EDA 工具也提供良好的支持。2.2 Quartus II 开发流程一、创建工程1、建立工程目录新建一个文件夹，作为工程目录。2、新建工程（File | New Project Wizard ）（1）指定工程目录、名称和顶层设计实体（2）选择目标芯片63、新建设计文件（File | New ）4、保存文件 File | Save As二、编译工程（Proces sing | Start Compilation） 全程编译包括排错、数据网表文件提取、逻辑综合、适配、装配文件生成，以及基于目标器件的工程时序分析等。
11、如果有错误，可双击错误说明条文，修改源程序，重新编译。三、时序仿真1、新建波形文件（File | New ）选择 Other Files 中的 Vector Waveform File2、保存文件（File | Save As）3、设置仿真时间区域（Edit | End Time）4、添加端口（Edit | Insert Node or Bus | Node Finder）75、编辑输入波形6、启动时序仿真（Processing | Start Simulation） 四、观察 RTL 电路Tools | RTL Viewer五、引脚分配（Assignments | Assignment Ed
12、itor） 当引脚分配后，必须重新编译一次。六、下载（Tools | Programmer） 1、设置编程器 选择波形翻转局部波形全屏视图查找节点未初始化强制低电平高阻抗无关计数值任意值对齐网格弱低电平添加注释缩放视图替换节点强制未知强制高电平弱未知翻转波形时钟信号随机值排序弱高电平82、启动编程 七、运行搭建好外围电路后，观察实验系统运行情况，如果与预期的功能不符，应重新修改源程序。9第三章 实验项目实验 1 全加器设计一、实验目的通过本次实验，掌握 Quaru II 软件的开发流程，学会全加器的 设计方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、系统方案利用 Quaru I
13、I 集成的门元件，先设计一个半加器，将半加器生成元件符号后，用两个半加器组成一个全加器。2、设计半加器生成元件符号，单击菜单 File | Create/Update3、设计全加器10四、实验步骤1、建立工程2、搭建电路被加数 a、加数 b 和低位 进位 cin 分别连接拨码开关；和 sum、高位进位 cout 分别连接发光二极管。3、运行工程拨动开关，改变被加数、加数和低位进位，观察发光二极管显示的和与高位进位。五、实验数据记录仿真波形图六、思考题1、如何采用 Verilog 文本方式实现全加器？11实验 2 基于 LPM 的乘法器设计一、实验目的通过本次实验，掌握 Quarutus II
14、的宏功能模块设计的应用，学会基于LPM 的乘法器设 计方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、系统方案基于存储器模块库中的 lpm_rom，构成一个 4bit4bit 的无符号数乘法器。预先计算出两个数的乘积，并放在 ROM中，将两个数分别作为 ROM 地址的高 4 位和低 4 位，读取存储单元来得到两数的乘积。此方法的优点是运算速度快，缺点是 ROM需分配较多的存储单元。2、整体电路3、新建 MIF 文件（1）File | New，选择 Other Files 中的 Memory Initialization File（2）设置字数为 256，字宽为 8（3）输入乘积数
15、据表 3.17 ROM 单元格124、定制 lpm_rom 元件（1）引入 lpm_rom新建原理图文件，插入 megafunctions | storage 中的 lpm_rom（2）设置数据线和地址线宽度（3）设置控制端口（4）添加 MIF 文件13四、实验步骤1、建立工程2、搭建电路clk 连接 1KHz 时钟；被乘数 a 和乘 数 b 分别连接 拨码开关；乘积 result 连接发光二极管。3、运行工程拨动开关，改变被乘数和乘数，观察发光二极管显示的乘积。五、实验数据记录仿真波形图六、思考题1、如何设计基于lpm_rom 的 4bit4bit 的有符号数乘法器 ？14实验 3 译码器设
16、计一、实验目的通过本次实验，掌握译码器的逻辑功能和设计方法，学会数码管的使用。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、3 线-8 线译码器3 线-8 线译码器 74HC138的逻辑符号如下。74HC138 的功能表如下。2、七段显示译码器七段显示译码器 74HC4511 的逻辑符号如下。1574HC4511 的能表如下。四、实验步骤1、建立工程2、搭建电路（1）74HC138使能端和数据输入端连接拨码开关，译码输出端连接发光二极管。（2）74HC4511BCD 码输入端连接拨码开关，译码输出端连接数码管的段码信号。3、运行工程拨动开关，改变输入信号，观察发光二极管或数码管显示的
17、变化。五、实验数据记录源程序六、思考题1、用 74LS138 实现逻辑函数 L ABC。CBACBA16实验 4 触发器设计一、实验目的通过本次实验，掌握 D、SR 和 JK 触发器的逻辑功能，学会触发器之间相互转换的方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、D 触发器（1）逻辑符号（2）特性方程（3）功能表2、SR 触发器（1）逻辑符号（2）特性方程DQn117（3）功能表3、JK 触发器（1）逻辑符号（2）特性方程（3）功能表四、实验步骤1、建立工程2、搭建电路时钟端 clk接 1Hz 时钟；数据输入端 D、S、R 、J、K 分别连接拨码开关；状态输出端 Q连接发光二极
18、管。3、运行工程拨动开关，改变输入信号，观察发光二极管的变化。五、实验数据记录源程序六、思考题1、怎么将 JK 触发器转换成 D触发器、T 触发器或 SR 触发器？18实验 5 计数器设计一、实验目的通过本次实验，掌握集成计数器的逻辑功能和使用方法，学会运用集成计数器构成分频器。二、实验仪器PC 机、EDA 实验系统。三、实验原理设计一个模 60 的 8421码加法计数器。采用 1Hz 的标准时钟，通过 8 个发光二极管来显示计数值。四、实验步骤1、建立工程2、搭建电路时钟端连接 1Hz 时钟；复位端连接拨码开关；计数输出端连接发光二极管。3、运行工程拨动开关，观察发光二极管显示的变化。五、实
19、验数据记录源程序六、思考题1、怎样实现计数器之间的级联？19实验 6 数字频率计设计一、实验目的通过本次实验，掌握频率测量原理，学会级联计数和数码管动态显示的设计方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、系统方案设计一个 4 位10 进制频率计，能测出 09999Hz范围内的信号频率。采用 1Hz 的标准时钟，对待测信号的脉冲数进行计数。通过 4 位数码管来显示待测信号的频率值。2、测频模块控制模块各信号的时序如下所示。3、显示模块8 位数码管采用动态扫描显示，位选信号 SEL0、SEL1、SEL2 经过3-8 译码后选择1 位数码管，段选信号为 A、B、C、D、E 、F
20、、G、DP。20（1）位选扫描模块（2）段选扫描模块（3）显示译码模块四、实验步骤1、建立工程2、搭建电路测量标准时钟连接 1Hz 时钟，数码管的扫描时钟接 1KHz 时钟；复位信号接拨码开关；数码管的位码信号分别连接SEL0、SEL1；数码管的段码信号分别连接A、B、C、D、E、F、G。3、运行工程改变待测信号的频率，观察数码管显示的频率值。五、实验数据记录源程序六、思考题1、怎样扩展为 8位 10 进制频率计？21实验 7 乐曲演奏设计一、实验目的通过本次实验，掌握乐曲演奏原理，学会音符和节拍的设计方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、系统方案设计一个乐曲演奏电路，
21、循环演奏一段梁祝乐曲。输出方波控制蜂鸣器，实现乐曲的演奏，由数码管显示正在演奏的音符。2、蜂鸣器驱动电路3、演奏模块（1）音符控制22音符频率值低音（Hz） 中音（Hz） 高音（Hz）1 261.6 1 C 523.3 1 1046.52 293.7 2 D 587.3 2 1174.73 329.6 3 E 659.3 3 1318.54 349.2 4 F 698.5 4 1396.95 392 5 G 784 5 15686 A 440 6 880 6 17607 B 493.9 7 987.8 7 1975.5对 6MHz 的基准时钟进行分频后，得到相应频率的方波，驱动蜂鸣器演奏乐曲中
22、相应的音符。（2）节拍控制取 0.25 秒代表 1个 8 分音符的时长，将乐曲分割成连续的 8 分音符序列。引入 4Hz 的基准时钟，每经过一个周期，即切换到下一个 8 分音符，实现乐曲的连续演奏。4、显示模块8 位数码管采用动态扫描显示，位选信号 SEL0、SEL1、SEL2 经过3-8 译码后选择1 位数码管，段选信号为 A、B、C、D、E 、F 、G、DP。（1）位选扫描模块（2）段选扫描模块23（3）显示译码模块四、实验步骤1、建立工程2、搭建电路音符基准时钟连接 6MHz，节拍基准时钟连接 4Hz；蜂鸣器的驱动信号 speaker 连接蜂鸣器；数码管的位码信号分别连接SEL0、SEL
23、1；数码管的段码信号分别连接A、B、C、D、E、F、G。3、运行工程听蜂鸣器演奏的乐曲，观察数码管显示的音符。五、实验数据记录源程序六、思考题1、怎样修改程序，演奏其它乐曲？24实验 8 数字钟设计一、实验目的通过本次实验，掌握数字钟的工作原理，学会级联计数、数码管译码和动态显示、键盘的消抖和有限状态机设计方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、系统方案设计多功能数字钟，提供计时、校时和报时功能。数字钟设 4 个输入端，分别为基准时钟输入、功能选择、时分切换和增加数值按键。引入 4Hz 基准时钟来实现计时。通过功能选择键来切换计时、校时和报时三种运行模式。在校时和报时模式
24、下，由时分切换键区分当前调整的时间参数。增加数值键可以让时间参数增 1，如果长按则会连续快速增 1。数字钟还具有整点报时和定时闹铃功能，扬声器可引入1KHz 的基准时钟。2、按键模块由于按键存在机械抖动，可引入 1KHz 的基准时钟 ，延时约 12ms，等待按键稳定后，再检测其状态。3、显示模块8 位数码管采用动态扫描显示，位选信号 SEL0、SEL1、SEL2 经过3-8 译码后选择1 位数码管，段选信号为 A、B、C、D、E 、F 、G、DP。25（1）位选扫描模块（2）段选扫描模块（3）显示译码模块四、实验步骤1、建立工程2、搭建电路计时基准时钟和闹铃基准时钟连接 4Hz；蜂鸣器的驱动信
25、号 speaker 连接蜂鸣器；功能选择键、时分切换键和增加数值键分别连接 3 个按键；数码管的位码信号分别连接SEL0、SEL1、SEL2；数码管的段码信号分别连接A、B、C、D、E、F、G。3、运行工程按下按键设置时间，观察数码管显示的时间，听蜂鸣器的报警声。五、实验数据记录源程序六、思考题261、怎样扩展系统，实现年、月、日的计时和显示？27实验 9 数字电压表设计一、实验目的通过本次实验，掌握电压测量原理，学会 A/D 采样控制的 设计方法。二、实验仪器PC 机、EDA 实验系统。三、实验原理1、系统方案设计一个数字电压表，测量 05V 的电压信号。利用有限状态机来实现对 ADC0809的采样控制，检测电位器提供的电压信号，由 2 位数码管显示电压值。2、ADC 芯片 ADC0809 ADC0809 是美国国家半导体公司生产的 CMOS工艺 8 通道，8 位逐次逼近式 A/D 转换器。它由 8 路模拟开关、地址锁存与译码器、比较器、8 位开关树型A/D 转换器、逐次逼近寄存器、逻辑控制和定时电路组成。28其中，CH0CH7 为模拟输入通道，将 CH0 连接到电位器提供的 05V的输出。AD0AD7 为数据输出端。转换时钟 ADC_CLK 为640KHz。ADC0809 的工作时序如下所示。3、采样控制器模块4、数据锁存器模块
