1、2016 年 上 半 年网络 学 院 计 算 机原 理 作业 2 一. 填空 题： 1对存储器 的访问包括_读_ 和_写_两类。 2在存储器中用_地址_来区分不同的存储单元，1GB=_1024 1024 _KB 。 3. 存 储 器 的 技 术 指 标 有_ 存 储 容 量_ 、_ 存取时间_ 、_ 存储周期 _ 、_ 存储器带宽_。 4. CPU 能直接访问_ cache _和_主存_ ， 但不能直接访问_硬盘_ 和_光盘_。 5. 地 址 译 码 分 为_ 单译码_ 方式和_ 双 译 码_ 方 式。 6. CPU 中， 保存当前正在执行的指令的寄存器为_指令寄存器_， 保存下条指令地址的寄
2、存器为_程序计数器_， 保存 CPU 访存地址寄存器为 _ 内存地址寄存器_。 7. 计 算 机 的 主 存 容 量 与_ 计 算 机 地 址 总 线 的 根 数_ 有 关 ， 其 容 量 为 _2 地址线数_ 。 8. 计算机系统中的存储器分为_内存_和_外存_。在 CPU 执行程 序时，必须将指令存放在_内存_中。 9. 在 同 一 微 周 期 中_ 不 可 能 同 时 出 现_ 的 微 命 令 ， 称 之 为 互 斥 的 微 命令； 在同一微周期中_可以同时出现_ 的微命令， 称之为相容的微命令。 显然，_ 相容微命令_不能放在一起译码。 10. 计算机存储器的最小单位为_ 比特_，1K
3、B 容量的存 储器能够 存储_8192_ 个这样的基本单位。 11. 对存储器的要求是_容量大_、_速度快_、_成本低_；为 了解决这三方面的矛盾，计算机采用_多级_体系结构。 12Cache 介于主 存和 CPU 之间，其速 度比主存_快_ ，容量比 主存小很多，它的作用是弥补 CPU 与主存在_速度_上的差异。 13. 指令的格式是由_操作码_ 和_地址码_组成的。 14. 计 算 机 指 令 系 统 往 往 具 有 多 种 寻 址 方 式 ， 操 作 数 就 是 指 令 的 一 部 分 称 为 _ 立即_寻址， 操作数地址在指令中称为_直接_寻址， 当操作数地 址在寄存器中，就采用_寄存
4、器_寻址方式。 15. 在 寄 存 器 间 接 寻 址 方 式 中 ， 有 效 地 址 存 放 在_ 寄 存 器_ 中，而操作 数存放在_内存单元_中。 16. 在机器的一个 CPU 周期中， 一组实现一定操作功能的微命令的组合， 构 成一条_ 微指令_ ，它由_操作控制_ 和_顺序控制_两部分组成。 17. 微 程 序 控 制 器 的 核 心 部 件 是_ 控 制 存 储 器_ ， 它 是 一 种_ 只读_ 存储 器。 18. CPU 周期也称为_机器周期_ ， 一个 CPU 周期包含若干个_时 钟周期_ 19. 采用 4K 4 位规格的静态 RAM 存储器芯片扩展 32KB 的存 储模块，
5、需 要这种规格的存储芯片_16_片。 20. cache 的地址映像方 式有_直接映像_、 _全相联映像_和_组相联 映像_ 。 21. 在 计 算 机 中 存 放 当 前 指 令 地 址 的 寄 存 器 叫_ 地 址 寄 存 器 _ ，在 顺序执行指令情况下每执行一条指令，使寄存器自动 加 1 、在执行_ 转移 _ 指令或_中断_操作时，_ 程序计数器_应接收新地址。 二. 选择 题： 1ROM 与 RAM 的主要区别是_B_ 。 A. 断电后，ROM 内保存的信息会丢失，RAM 则可长期保存而不会丢失 A. 断电后，RAM 内保存的信息会丢失，ROM 则可长期保存而不会丢失 A. ROM
6、是外存储，RAM 是内存储 A. ROM 是内存储器，RAM 是外存储器 2. 存储器是计算机系统中的记忆设备，它主要用来_C_。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 3. 高速缓冲存储器 cache 一般采用_A_ 。 A. 随机存取方式 B. 顺序存取 方式 C. 半顺序存取方式 D. 只读不写方式 4. CPU 通过指令访问主存所用的程序地址叫做_C_。 A. 物理地址 B. 相对地址 C. 逻辑地址 D. 真实地址 5计算机的存储系统是指_D_。 A.RAM B.ROM C. 主存储器 D.cache ，主存 储器和外存储器 6. 主存储器和 CPU
7、 之间增加 cache 的目的 是_A_。 A. 解决 CPU 和主存之间的速度匹配问题 B. 扩大主存储器 的容量 C. 扩大 CPU 中 通用寄存器的数量 D. 既扩大主存容量又扩大 CPU 中通用寄存器的数量 7. 某机器字长 32 位， 存储容量 1MB ， 按字编址， 它的寻址范围是_C_。 A. 1M B. 512KB C. 256K D. 256KB 8某计算机字长是 16 位，它的存储容 量是 64KB ，按字编址 ，它的寻址范 围是_A_。 A.32K B.32KB C.64K D.64KB 9和外存储器相比，内存储器的特点是_C_。 A. 容量大，速度快，成本低 B. 容量
8、大，速度慢，成本高 C. 容量小，速度快，成本高 D. 容量小，速度快，成本低 10 某 RAM 芯片， 其存储容量为 102416 位， 该芯片的地址线和数据线数 目分别为_B_ 。 A.20,16 B.10,16 C.10,24 D.1024,16 11. 计算机的存储器采用分级存储体系的主要目的是_D_。 A. 便于读写数据 B. 减小机 箱的体积 C. 便于系统升级 D. 解决存储容量，价格和存取速度之间矛盾 12. 相联存储器是指_C_进行寻址的存储器 。 A. 地址指定方式 B. 堆栈存取方式 C. 内容指定方式 D. 地址指定与堆栈存取方式结合 13. 在 cache 的地址 映
9、射中， 若主存中的任意一块均可映射到 cache 内的任意 一块的位置上，则这种方法称为_A_ 。 A. 全相联映射 B. 直接映射 C. 组相联映射 D. 混合映射 14. 在 下 列 cache 替 换 算 法 中 ， 速 度 最 快 是_C_ ， 命 中 率 最 高 是 _B_。 A. 最不经常使用(LFU) 算法 B. 近期最少使用(LRU) 算法 C. 随机替换 15. 在 相 对 寻 址 方 式 中 ， 若 指 令 中 地 址 码 为 X ， 则 操 作 数 的 地 址 为 _A_。 A.(PC)+X B. 变址寄存器+X C.X D.X+ 段基址 16. 某存储器 16K 32b
10、it, 它的地址线为_A_位。 A. 14 B. 16 C. 32 D. 48 17. RAM 芯片串联时可以_B_。 A. 增加存储器字长 B. 增加存储单元数量 C. 提高存储器的速度 D. 降低存储器的平均价格 18. 对于存储器中某个操作数的寻址 称为_C_寻址。 A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接 19. 程序控制类指令的功能是_D_ 。 A. 进行算术运算和逻辑运算 B. 进行主存与 CPU 之间的数据传送 C. 进行 CPU 和 I/O 设备之间的数据传 送 D. 改变程序执行的顺序 20. RAM 芯片串联时可以_B_。 A. 增加存储器字长 B. 增加
11、存储单元数量 C. 虚拟内存 D. RAM 21. 寄存器间接寻址方式中，操作数在_A_中。 A. 内存 B. 存储器 C. 寄存器 D. 外部设备 22. 若使 8 bit 寄存器 A 最高位清 0，可采用_D_。 A. 7 A FH A B. 80 A H A C. 80 A H A D. 80 A H A 23指令系统中采用不同寻址方式的目的主要是_A_。 A. 可直接访问外存 B. 提供扩展操作 码并降低指令译码难度 C. 实现存储程序和程序控制 D. 缩短指令长度，扩大寻址空间，提高编程灵活性 24. 微程序存放在_A_中。 A. 控制存储器 B. RAM C. 指令寄存器 D. 内
12、存储器 25. 微周期指的是_D_所需要的时间。 A. 执行一条微命令 B. 执行一条微指令 C. 执行一段微程序 D. 执行一条机器指令 26. 能够改变程序执行顺序的 是_C_ 。 A. 数据传送类指令 B. 移位操作类指令 C. 输入输出类指令 D. 转移类指令 27. 以下四种类型指令中，执行时间最长的是_C_。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 28. 指令周期是指_C_。 A. CPU 从主存取出一条指令的时间 B. CPU 执行一条指令的时间 C. CPU 从主存 取出一条指令加上执行这条指令的时间 D. 时钟周期时间 29. RAM 芯片并联时
13、可以_A_。 A. 增加存储器字长 B. 增加存储单元数量 C. 提高存储器的速度 D. 降低存储器的平均价格 30. 同步控制是_C_。 A. 只适用于 CPU 控制的方式 B. 只适用于外 围设备控制的方式 C. 由统一时序信号控制的方式 D. 所有指令控制时间都相同的方式 31下列指令中，_C_是用户不能使用的。 A. 堆栈操作指令 B. 移位操 作指令 C. 特权指令 D. 字符串处理指令 32. 在一个微周期中，下列叙述正确的是_B_。 A. 只能执行一个微操作 B. 能执行 多个微操作，但它们一定是并行的 C. 能顺序执行多个微操作 D. 能执行多个微操作，但它们一定是相斥的 33
14、堆栈常用于_B_。 A. 数据移位 B. 保护程序 现场 C. 程序转移 D. 输入输出 34. 下列指令中，_C_不能支持数值处理 。 A. 算术运算类指令 B. 移位操作类指令 C. 字符串处理类指令 D. 输入输出类指令 三 名 词解释 ： 1cache 2. 相联存储器 3. 全相联映像 4. 组相联映像 5. 寻址方式 6. 指令系统 7. RISC 8. 微程序 9. 相对转移 10. CISC 11. 微指 令 12. 控制存储器 13EPROM 答：1Cache 是指 高速 缓冲存储器， 介于主存和 CPU 之间， 速度比主存快， 容 量比主存小，它的作用是弥补 CPU 与主存
15、之间的差异。 2 是一种按内容访问存储器。 3每一个主存块可映像到任何 cache 块。 4将存 储空间 分成若 干组，各 组之间 是直接 映像，而 组内各 块之间 是全相 联映像。 5对指令地址码进行编码，以得到操作数在存储器中地址的方式。 6一台计算机能执行的全部指令的集合称为这台计算机指令系统。 7RISC 是指精简指令系统的计算机。 8微程序是指完成一条指令的功能，它由若干条微指令构成。 9. 相对转移指令的目标指令地址是由 PC 寄 存器的值加一个偏移量形成。 10. CISC 是指复杂指令系统计算机。 11. 指控制器存储的控制代码， 分为操作控制部分和顺序控制部分。 12. 指微
16、程序型控制器中存储微指令的存储器，通常是 ROM。 13. EPROM 是可擦写可编程的 ROM，可以被用户编程多次。 四. 问答 题和 计算题 ： 1. 试述主存和辅存的区别？ 放正在运行的程序或数据，它的速度快但成本高。 辅存采用磁盘、 磁带、 光盘。 它的速度较慢， 但存储容量大， 成本低。 指令为给计算机的一个操作命令。 2. 试写出主存与 cache 之间的地址映像方式。 有三种映像方式，直接映像，全相联映像，组相联映像。 3什么是指令？什么是微指令？试说明二者之间的关系。 微指令是控制部件通过控制总线向执行部件发出各种控制命令称为微指令。 为一 个 CPU 周期中实现一定功能的微命
17、令。一条指令对应一个微程序，微程序是由 若干条微指令组成的有序列。 4. 一个较完善的指令系统应包括哪几类指令？ 包括数据传送指令、 算术运算指令、 逻辑运算指令、 程序控制指令、 输入输出指 令、堆栈指令、字符串指令、特权指令等。 5. 请用图示 说明三 级存储体系 分别由 那些 部分组成， 并比较 cache 主存和 主存 辅存这两个存储层次的相 同点和不同点。 Cache 主存和主 存 辅存两个存储层次相同点包括： 1）二者都是为了提高存储系统的性能价格比而构造的。 2）都是利 用了程 序运 行时 的局部 性原理 把最 近常 用的信 息块从 相对慢速而大容量的存储器调入相对高速而小容量存
18、储器。 两个存储层的不同点包括： 1）目的不同：cache 主要 解决主存与 CPU 速度差异问题。 虚存主要解决存储容量的问题 2）数据通路不同：CPU 与 cache 和主存之间可 直接访问； 辅存与 CPU 不存在 直接的 数据 通路 ；辅存 的内容 只能 通过 调整方 式进入 主存。 CPU 才可以访问。 3）透明性不同： cache 的 管理完全由硬件完成； 辅存的管理由软件 （操 作系统）和硬件共同完成。 6. 简述存储器芯片中地址译码方式？ 地址译码的方式有两种：单译码方式和双译码方式； 单译码方 式 只用 一个译码 电路 ；每个 字 选择一个 对应 的存储 单 元，如 存储单元
19、为 1024，则有 1024 条译码线。 双译码方式 采用两个地址译码器，分别产生行选通。 7. 设有一个 1MB 容量的存储器，字长为 32 位，问： 1 ）按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多 大？ 2 ）按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？ 3 ）按字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？ 解：1）按字节编址 1MB=2 20 8，地址寄存器为 20 位，数据寄存器 为 8 位，编 址范围为 00000HFFFFFH ； 2） 按半字编址 1MB=2 20 8=2 19 16 ， 地 址寄存器为 19 位， 数据寄存器 为 16
20、 位，编址范围为 00000H7FFFFH ； 3） 按字编址 1MB=2 20 8=2 18 32 ， 地址寄存器为 18 位， 数据寄存器为 32 位，编址范围为 00000H3FFFFH ； 8. 机器字长是 32 位，要求存储器能存入 4M 个字 1 ）存储容量有多少？ 2 ）需要多少片 2M 8 位 RAM 芯片组成？ 3 ）若存储器以字节编址，则地址寄存器需多少位？ 解：1）存储容量为 4M 32=128M 2） 4 32 2 4 8 28 M M 片 3）4M 32=2 22 4 8=2 24 8，则地址寄 存器需要 24 位 9. 假设某计算机指令长度为 32 位， 具有二地址
21、， 一地址， 零地址 3 种指令格 式， 每个操作数地 址规定用 8 位表示， 若操作码字段固定为 8 位， 现已设计出 K 条二地址指令，L 条零 地址指令， 那么这台计算机最多能设计出多少条单地址指 令？ 解：操作码字段固定为 8 位，2 8 =256 条指令 单地址指令=256-K-L 10. 已知某计算机有 80 条指令，平均每条指令由 12 条微指令组成，其中有 一条取指微指令是所有指令公用的。设微指令长度为 32 位，请算出 控制存储器 容量。 解：微指令所占的单元总数=(12+79 11) 32=881 32 控制存储器容量可选 1K 332 11 某计算机指令 字长 16 位，
22、 地址码 6 位， 指令有一地址和二地址两种格式， 设共有 N 条(N16) 二地 址指令，试问一地址指令最多可以有多少条？ 二地址 指令 N 条 ， 有(16-N) 编码用 于扩 展， 地址 码是 6 位， 则 一地 址指 令最 多可 以 有(16-N)X2 6 条 12. 设计算机 A 有 60 条指令，指令操作码为 6 位固定长度编码 从 000000 到 111011 ； 其后继产品 B 需要增加 32 条指令， 并与 A 保持兼容， 试采 用操作码扩 展技术为计算机 B 设计 指令操作码。 6 位操 作码 保留 了 111100 到 111111 四个 码字， 为了 增加 32 条
23、指令 操作 码， 可 增加 3 位扩展 码，操 作码 为 111100000 到 111111111 。 13 存储器芯片的容量通常是 a b 的方式表示， 其中 a 为字数，b 为每个字 的位数，问以下几种存储器芯片分别有多少地址线和数据线？ （1）2K 16 （2）64K 8 （3）16M 32 （4）4G 4 （1）11 条地 址线 ，16 条 数据线 。 （2 ）16 条 地址 线，8 条数据 线。 （3 ）24 条 地址 线，32 条数据 线。 （4 ）32 条 地址 线，4 条数据 线。 书 中横 卧着 整个 过去的 灵魂 卡莱 尔 人 的影 响短 暂而 微弱， 书的 影响 则广 泛而深 远 普 希金 人 离开 了书 ，如 同离开 空气 一样 不能 生活 科 洛廖 夫 书不 仅是 生活 ，而 且 是现 在、 过去 和未 来 文化 生活 的源 泉 库 法耶夫 书 籍 把 我 们 引 入 最 美 好 的 社 会 ， 使 我 们 认 识 各 个 时 代 的 伟 大 智 者 史美 尔斯 书 籍便 是这 种改 造灵魂 的工 具 。 人 类 所需要 的 ， 是 富有 启 发性的 养 料。而 阅读 ，则 正是 这种养 料 雨果
