1、微电子工艺原理与技术 Technology and Theory of Microelectronic Manufacturing Process,刘宪云,Chapter 1 /第一章 Semiconductor Substrates /半导体衬底,outline,1.1 相位与固溶度 1.2 结晶学与晶体结构 1.3 晶体缺陷 1.4 直拉法单晶生长 1.5 区熔法单晶生长 1.6 晶圆片制备和规格 1.7 小结,微电子器件的衬底是半导体材料，常用半导体材料有：Si，Ge，GaAs 还有InP，GaN，InSb，InGaAs， 等等 在微电子器件制造过程中，用到的材料有： 导体（金属） Al
2、、Cu、Au等 半导体 绝缘体 SiO2，Si3N4，PSG (Phosphosilicate Glass 磷硅酸盐玻璃)，BPSG(硼磷硅酸盐玻璃)，photoresist(光刻胶) 4.多晶体 Poly-Si 5. 合金 Si-Al， Si-Ge，Si-B，Si-P， Si-As，Si-W,本征半导体： 不含任何杂质的纯净半导体，其纯度在99.999999%（810个9）。 掺杂半导体： 半导体材料对杂质的敏感性非常强，例如在Si中掺入千万分之一的磷( P)或者硼(B)，就会使电阻率降低20万倍。 硅的电阻率与掺 杂（载流子）浓 度的关系 用磷、砷、锑掺杂的硅(N型硅）实现电子传导； 用硼
3、、BF2来掺杂的硅（P型硅）实现空穴传导。 太阳能电池硅的杂质含量高于IC硅2-4个数量级，通常只有6个9。,半导体特性,微电子器件对半导体材料的要求由于诸如材料的结构、获得的方法及各自的作用，加上杂质、缺陷对器件性能的影响，对他们的要求也不尽相同，对常用的Si、Ge、GaAs其选用的指标主要有： 1、导电类型（P型或N型） 2、电阻率 3、少子寿命 4、晶格的完整性（晶体缺陷要求少于一定数量） 5、纯度高（对要求以外的其它杂质越少越好） 6、晶向（因为晶体的各向异性，所以不同的器 件要求的晶向不同）,一、 相 图,相 在由几种元素组成的材料系统中，具有相同物 理性质和化学组分的均匀状态 2.
4、 相变 在一定条件下，系统中相与相之间的互相转变 3. 相图 在平衡条件下，系统的状态、组成与温度的关系曲线,微电子工艺中相图的作用： 确定合金材料在特定条件下的组分； 确定掺杂的固融度； 3.判断确定合适的掺杂工艺条件。,液相线：给定混合物达到该温度时将完全处在液态。,固相线：在该温度下，混合物将完全凝固。,既含有液态，又含有固态混合物的区域。,从相图中可以很容易的定出熔化物的组成。,在此材料系统中将形成GaAs化合物,富砷固体加热到810度，固溶物将融化,固态GaAs和砷的混合物,固态GaAs和镓的混合物,富镓混合物固液混合态在30度左右就出现,砷的固溶度随温度上升逐渐增加,固溶度：在平衡
5、状态下，一种杂质可以溶于另一种材料的最高浓度。,4%原子百分比,砷在硅中的固溶度相对而言很大，因此砷可以用于非常重的掺杂，以形成低电阻率区域。,常见杂质在硅中的固溶度,硅中不同杂质的固溶度可以有好几个数量级的变化。,二、 晶体结构,晶体是由其基本结构（晶胞）在三维空间重复排布形成的阵列，晶胞体现了晶体的性质特点。 半导体晶体的晶胞具有立方对称性，三种常见的立方晶胞为简立方、体心立方和面心立方。Si、Ge 、GaAs 晶体为金刚石结构，它由两套FCC晶格嵌套而成。,晶体结构,单晶 全域重复结构多晶 局域重复结构非晶（无定形） 完全不存在重复结构,（A）常见立方晶体：简立方、体心立方和面心立方；（
6、B）立方晶系的晶向,6个最近邻原子,8个,12个,金刚石结构：四族半导体有四个价电子，还需要有另外四个电子才能填满他们的价电子壳层，在晶体中体现为要与最近邻的四个原子构成共价键。,晶面、晶向和等价晶面族,用密勒指数h，k，l 表示晶胞晶面的方向，标为（h，k，l），晶向矢量的方向表示为h，k，l，对于一个给定晶面， h，k，l为该平面在三个坐标轴上截距r，s，i 的倒数（或截距倒数的最简整数比）。显然： h=1/r，k=1/s，l=1/i， 该晶面的方程为：hx+ky+lz=1 h，k，l表示的是一系列互相平行的平面,晶面指数简易求法：,在一平面族中，取一个不过原点的平面，它在三个坐标轴上的截
7、距分别为x1、x2和x3 取它们的倒数之比：其中h、k、l为互质整数，则定义该晶面的面指数为（hkl）。 等效晶面：hkl,(2) 以一个晶格常数a为度量单位求出该晶面与坐标轴的截距（m1，n1/2，p1/2）。 (3) 取截距的倒数（1/m1，1/n2，1/p2），化简成最小整数放入（hkl）内，晶面指数为（122）,例如： (1) 以O为原点的直角坐标系OX、OY、OZ（选择的晶面与坐标原点O不能有交点）,晶面指数最简单的晶面族面间距最大，它们也是以后经常讨论到的最重要的晶面。,x，y，z不仅表示该确定的平面，而且还表示所有与其等价的其它晶面。 例如： 在立方对称晶体中，（100）的性质与
8、（010）（001）完全相同，唯一的差别是坐标系的选取不同，所以，（100）也同时表示了（010）和（001）晶面。,不同晶向的硅片的化学、电学和机械性质都不一样，这会影响工艺条件和最终的器件性能。在半导体器件工艺中常选（100）Si 为 MOS 器件的衬底，（111）Si 为双极器件（TTL）的衬底。,由于立方晶格的对称性， 沿立方边的6个晶向是等价的。,晶体缺陷就是在重复排列的晶胞结构中出现的任何中断。每平方厘米硅片上产生的缺陷数目称为缺陷密度。晶体缺陷对半导体的电学特性有破坏作用。包括二氧化硅介质击穿和漏电流等。但是，掺杂替位杂质是器件制造必须的。不过少数替位型杂质具有靠近禁带中心的电子
9、能级，从而成为有效的电子和空穴的复合中心，既会降低双极晶体管的增益，也可导致PN结的漏电。随着器件尺寸的缩小及有源栅区面积的增加，缺陷出现在芯片敏感区域的可能性增加，降低器件的成品率。晶体缺陷会产生于晶体生长和后面硅锭和硅片的各项工艺中，热塑应力、高浓度的替位型杂质以及晶体的物理损伤是产生晶体缺陷的三种主要原因。,三、晶体的缺陷,位错、点缺陷 A 空位 B 自填隙原子 C 替位杂质 D 刃型位错 E 位错环,本征缺陷,简单的零维、一维半导体缺陷,非本征缺陷：杂质原子处在填隙位置或者晶格位置时,线缺陷：一列额外的原子被插入到另外两列原子之间，最常见的是位错。,在硅中主要存在三种普遍的缺陷形式：1
10、. 点缺陷 三种点缺陷。空位、间隙原子、间隙原子-空位对 （Frenkel缺陷）。空位与自填隙原子是本征缺陷。空位与自填隙原子浓度满足Arrhenius 函数关系：,对Si, 原子体密度N0=5.021022/cm3, 激活能Ea2.6eV,在室温时1044个晶格位置仅有一个空位，当温度升到1000C，空位缺陷急剧上升，每1010个晶格位置就有一个空位。因为填隙原子的激活能为4.5eV，高于空位，所以在硅中的自填隙原子浓度低于空位浓度。这与本征电子与空穴的浓度一定相等不同。硅片表面以及体内的点缺陷吸收源，可以了解两者的差异存在。,GaAs中有两类晶格位置，Ga原子的周围都有四个As原子，As周
11、围则有四个Ga原子，GaAs中的空位浓度分别是：,对1价，1价等空位浓度也满足同样的由激活能决定的函数关系：,式中，Ev-,Ev+ 分别是-1和1价空位的能级，Ei为本征能级，通常接近带隙中心。n,p 分别是晶体在温度T时的电子与空穴浓度，ni为本征载流子浓度，分别为1和-1价空位的激活能。对带多个电荷的空位浓度，将正比于电荷密度与本征载流子浓度比值的若干次幂，幂次与电荷数相同。因此它们的空位浓度将大大降低。如2价空位的浓度为：,2. 位错 位错是晶体中存在应力的标志，经常由于点缺陷结团聚集而形成。通常要求3英寸Si片的位错密度小于 50个/cm2 。对大尺寸硅片要求越来越高( 0.1)。攀移
12、和滑移是位错两种主要的运动机制。攀移是位错线的简单延伸和收缩，滑移是位错线在不沿原来方向的移动，由剪切应力造成。,位错的攀移和滑移,原始刃型位错,攀移：位错线简单的延伸或收缩,滑移：位错线在不沿该位错线的其他方向上的移动,3. 层错 经常发生在晶体生长过程中，层错是一种面缺陷，堆垛层错是重要的缺陷。在层错中原子排列在两个方向上被中断，仅在第三个方向保持。层错要么终止于边缘，要么终止于位错线。,层错与晶体结构有关，经常发生在晶体生长过程中。滑移就是一种层错，它沿着一个或更多的平面发生滑移,另一种层错是孪生平面，就是在一个平面上，晶体沿着两个不同的方向生长,一般说来，缺陷是不受欢迎的，但可以利用远
13、离有源区的缺陷来吸收晶体内部的杂质。例如，可以在硅片背面蒸金或离子注入Ar等方法引入缺陷来吸杂，降低器件的漏电，这在双极器件中广泛应用。另一种有效的吸杂方式是利用硅体内的氧沉淀。点缺陷与重金属原子会被氧沉淀俘获和限制，从而降低它们在器件有源区的浓度。它利用了硅片内部固有的氧，称为本征吸杂。要进行本征吸杂，氧浓度应当在1520ppm (7.81017 11018/cm3)，浓度过小氧杂质分离过远，难以结团，不起吸杂作用；氧浓度过高，会使硅片翘曲，从而产生穿越有源区的扩展缺陷，增大器件漏电。,本征吸杂的三个步骤为：外扩散、成核和沉积其中，外扩散必须首先完成，目的是形成近表面的脱氧层，脱氧层的厚度应
14、当大于有源区的最深结深和器件加上工作电压后耗尽层的厚度，典型脱氧层厚度在2030微米。脱氧的方法主要是在保护气氛中高温退火，使表面氧外释。脱氧层厚度可以由下式计算：,可以根据氧的固溶度关系与上式联合求出满足Cox20m 的工艺条件。例如：1200C，3小时的退火可以得到12ppm的氧浓度和25 m 的脱氧层厚度。由于O可以在碳杂质处沉淀，必须严格控制硅中的C浓度小于0.2ppm。,氧在硅中的固融度 虚线对应变化的上下限,四、单晶硅和硅片制备,硅是用来制造芯片的主要半导体材料，也是半导体产业中最重要的材料。锗是第一个用做半导体的材料，它很快被硅取代了，这主要有四个原因：,1）硅有广泛的廉价原料2
15、）高的熔化温度（1412C)允许更宽的工艺容限3）器件有宽的工作温度范围（-40-140C)4）可以方便地在表面热生长一层与硅结合良好、界面态密度低、致密、稳定的绝缘介质(氧化硅)而这些是Ge、GaAs不具备的，无法与硅竞争，只能在微波、发光、红外等特殊领域发展。,0.5元/kg,300元/kg,SiO2 ( 90-95% ),多晶硅 ( 99.99% ),单晶硅 Wafer,从沙子到硅片,用来做芯片的高纯硅被称为半导体级硅（semiconductor-grade silicon）, 或者SGS，也被称做电子级硅（EGS）。,得到电子级硅(EGS)的主要方法：,气体,液体,1、用碳从的硅石（S
16、iO2）中还原生产得到冶金级硅（MGS）,2. 将冶金级硅压碎，并通过化学反应生成含硅的三氯硅烷（TCS）气体并提纯。Si（固体）+3HCl（气体） SiHCl3（气体）+H2（气体）,MGS TCS,Condenser,3. 含硅的三氯硅烷气体经过再一次化学过程并用氢气还原 制备出纯度为99.9999999%的半导体级硅,Carrier gas bubbles,2SiHCl3（气体）+2H2（气体） 2Si（固体）+6HCl（气体）,Heat (1100C）,TCS EGS,电子级硅,Source: http:/ （1）直拉法（CZ）最普遍的技术（2）区熔法（FZ）,CZ法生长单晶硅把熔化了
17、的半导体级硅液体变为有正确晶向并且被掺杂成n型或p型的固体硅锭。85%以上的单晶硅是采用CZ法生长出来的。区熔法生长单晶硅锭是把掺杂好的多晶硅棒铸在一个模型里。一个籽晶固定到一端然后放进生长炉中。用射频线圈加热籽晶与硅棒的接触区域。晶体生长中的加热过程沿着晶棒的轴向移动。,原理 在一定温度场、提拉速度和旋转速度下，熔体通过籽晶生长，形成一定尺寸的单晶。,直拉法（CZ）：切克劳斯基1916年首创,工艺过程 熔化坩埚内的原料籽晶浸入熔体籽晶回熔建立要求的温度场籽晶杆旋转并提升形成一定尺寸的晶体。,温度梯度 通过籽晶杆传热形成单向温度梯度最好。,“切克劳斯基法”直拉单晶硅,1415 C,直拉单晶硅工
18、艺步骤,1. 多晶硅的装料和熔化a. 粉碎至适当大小 b. 装料时，底部不能有过多空隙，不能碰到坩埚上边沿 c. 抽真空，充入保护气 d. 加热温度高于1412 2. 种晶先将籽晶降至液面数毫米处，暂停片刻，使籽晶温度尽量接近熔硅温度，然后将籽晶浸入熔硅，使头部熔解，接着籽晶上升，生长单晶硅 3. 缩颈将籽晶快速提升，缩小结晶直径 4. 放肩放慢生长速度，晶体硅直径增大,5. 等径稳定生长速度，使晶体硅直径保持不变 6. 收尾加快提升速度，同时升高熔硅温度，使晶体硅直径不断缩小，形成一个圆锥形，最终离开液面。,Source: http:/ Ingots (400mm),51,CZ直拉法生长单晶
19、硅,把熔化了的半导体级硅液体变为有正确晶向并且 被掺杂成n型或p型的固体硅锭 特点生产85%以上单晶硅 制作大直径硅片 硅锭中氧含量较高,区融法,将一个多晶材料棒，通过一个狭窄的高温区，使材料形成一个狭窄的熔区，移动材料棒或加热体，使熔区移动而结晶，最后材料棒就形成了单晶棒。,区熔法解释,使材料提纯。一般是用一个高频加热环形外套，将较长的棒状材料的一端熔化，使形成一个狭窄的熔区，然后移动加热环，使熔区缓慢地向另一端推进。 随着熔区的移动，已熔部分重新凝固。通过多次的这种区域熔化和再凝固，可使大部分杂质最后集中于棒的某一端，而使棒的其余部分达到极高的纯度。 区域熔化除了主要应用于半导体材料的提纯
20、外，也用于提高金属、无机化合物和有机化合物的纯度。,53,54,区熔法生长单晶硅,把掺杂好的多晶硅棒铸在模型里，用射频线圈加热籽晶与硅棒的接触区域，硅棒轴向移动实现晶体生长 特点 20世纪50年代发展起来 很难引入浓度均匀的掺杂 硅片直径较小 纯度高，含氧量低,生长大直径晶锭的区熔系统原理图,不同生长技术可获得的最小载流子浓度,常规直拉法,加横向磁场直拉法,标准多晶硅区融法,超高纯多晶硅区融法,摩尔效应法测试的浓度,光致发光法测试的浓度,直拉法特点： 多晶硅完全融化适合拉大尺寸单晶，成本低掺杂方便较难获得高纯度晶体 区融法特点： 多晶硅局部融化不适合拉大重量单晶，成本更高能获得高纯度晶体，主要
21、用于功率器件,The history of wafer size,58,A larger wafer size considerably improves the production efficiency of semiconductor devices,请问为什么要把wafer 尺寸做大？,追求更大直径硅锭的原因,硅锭直径从20世纪50年代初期的不到25mm增加到现在的500mm,硅片直径的历史发展趋势如图解所示。更大直径硅片有着更大的表面积来做芯片,这样就会在一个硅片上生产更多的芯片。这带来三大好处:1) 每块芯片的加工和处理时间减少,导致设备生产效率提高；2) 硅片边缘的芯片少了,转化
22、为更高的生产成品率；3) 由于在同一工艺过程中有更多的芯片,设备的重复利用率提高了。总之，提高了成品率，降低了芯片成本。,五、硅片的制造,五、硅片的制造,定向 按规定标定晶面、掺杂型号切片 不同尺寸厚度不同 3. 磨片 去除机械损伤层 抛光 获得器件级平整度 5. 检测 平整度、厚度、位错密度等,硅是硬而脆的材料，晶体生长后的圆柱形的单晶硅锭要经过一系列的处理过程，最后形成硅片，才能达到半导体制造的严格要求。这些硅片制备步骤包括:,（一）整型处理整型处理是在切片之前对单晶硅锭做的准备步骤 1）去掉两端2）径向研磨3）硅片定位边或定位槽 （二）切片 将整型处理后的硅锭切成一片片的硅片。 （三）磨
23、片和倒角 切片完成后，进行双面的机械磨片以去除切片时留下的损伤，达到硅片两面高度的平行及平坦。硅片边缘倒角可使硅片边缘获得平滑的半径周线。,硅片加工,（四）刻蚀 硅片整型使硅片表面和边缘损伤及沾污，损伤的深度一般有几微米深，硅片刻蚀是一个利用化学刻蚀选择性去除表面物质的过程。硅片经过湿法化学刻蚀工艺消除硅片表面损伤和沾污。 （五）抛光 制备硅片的最后一步是化学机械研磨（CMP），也叫抛光。,掐头去尾、 径向打磨、 切面、 或者制槽,1.整形处理,Flat, 150 mm 平口,硅片晶向的区分,定位面（200mm及以下）,定位槽,2.切片,硅锭切割方式:外圆、内圆、线切割 200mm以下的硅片
24、用带有金刚石切割边缘的内圆切割机300mm及以上硅片线锯法更薄的切口损失机械损伤较小表面平整度还存在问题如：300mm 厚 77525m,晶圆片处理,内圆切割机,DXQ-601型多线切割机,3.倒角,硅片,硅片运动,边缘去角前的硅片,边缘去角后的硅片,硅片边缘圆滑化处理,4.磨片,表面研磨,粗抛 传统的, 研磨式的, 磨粉浆抛光 目的在于移除大部分的表面损伤 形成平坦的表面,5.化学刻蚀,湿法腐蚀,去除硅片表面的缺陷 4:1:3 比例混合物：HNO3 (79 wt% in H2O), HF (49 wt% in H2O), and pure CH3COOH. 化学反应: 3 Si + 4 HN
25、O3 + 6 HF 3 H2SiF6 + 4 NO + 8 H2O,6.抛光,化学机械抛光,Slurry,Polishing Pad,Pressure,Wafer Holder,Wafer,100 SiO2 particle in NaOH solution,浆液,200 mm 硅片厚度和表面粗糙度变化,76 mm,914 mm,硅片切割后,12.5 mm,814 mm,2.5 mm,750 mm,725 mm,Virtually Defect Free,磨片后,腐蚀后,化学机械研磨(CMP)后,几乎是缺陷的表面,7.清洗、质量检测、包装,清洗 质量检测：物理尺寸平整度微粗糙度氧含量晶体缺陷颗
26、粒体电阻率 包装,外延层,在某些情况下，需要硅片有非常纯的与衬底有相同晶体结构（单晶）的硅表面，还要保持对杂质类型和浓度的控制。这要通过在硅表面淀积一个外延层来达到。在硅外延中，硅基片作为籽晶在硅片上面生长一薄层硅。新的外延层会复制硅片的晶体结构。由于衬底硅片是单晶，外延层也是单晶。外延层可以是n型也可以是p型，这并不依赖于原始硅片的掺杂类型。外延层通常是没有沾污的。,硅中杂质,在实际集成电路制造中所需要的绝大多数半导体材料，都人为地掺入一定数量的某种原子(杂质)，以便控制导电类型和导电能力。掺入的杂质主要是A族元素(受主元素)和A族元素(施主元素)。这些杂质在硅晶体中一般是替代硅原子而占椐晶
27、格位置，并能在适当的温度下施放电子或空穴，控制和改变晶体的导电能力和导电类型（n型或p型）。,如果在硅中同时存在浅施主和浅受主两种杂质，这时它的导电类型要由杂质浓度高的那种杂质决定，它首先要补偿掉不同类型的杂质，剩余部分才对导电能力有贡献。,杂质在硅中并不能无限制的掺入，在一定的温度和平衡态下，它有一个溶解到硅中的最大浓度，这就是杂质在硅晶体中的溶解度，也称固溶度。固溶度是随着温度而变化的。对n型掺杂，还可以用中子辐照，核反应方程是：,从体硅衬底到绝缘衬底上的硅 From Bulk to Silicon-On-Insulator (SOI),SOI技术：更好的器件隔离；速度更快；封装密度更高；
28、电路性能更佳,SOI材料,SOI在器件性能上具有以下优点： 减小了寄生电容，提高了运行速度。与体硅材料相比，SOI 器件的运行速度提高了20-35%； 具有更低的功耗。由于减少了寄生电容，降低了漏电，SOI 器件功耗可减小35-70%； 消除了闩锁效应； 抑制了衬底的脉冲电流干扰，减少了软错误的发生； 与现有硅工艺兼容，可减少 13-20%的工序。,Silicon-On-Insulator,单晶硅膜（SOI）,埋氧层（BOX）,衬底 (Substrate),制备SOI材料的两种主要方法：,工艺非常简单，仅仅两大步：（1）大剂量氧离子注入，和（2）高温退火,（一）注入法,氧离子注入技术的几个关键
29、因素,（1）氧离子注入剂量 （2）衬底温度 （3）退火条件,（1）氧离子注入剂量,临界剂量的概念： 在离子浓度的峰值处直接形成具有化学配比的化合物需要的注入剂量。Nc对氧注入，Nc1.41018/cm2。 注入剂量小于Nc，通常不能形成连续的BOX。,（2）衬底温度,衬底温度过低，硅膜完全非晶化，不能恢复成单晶； 衬底温度过高，形成的硅膜内有氧沉淀。 合适的衬底温度：500700C,（3）退火条件,退火通常在含有2氧的氮气中进行。其两大作用：I：消除晶格损伤；II:形成界面陡直的顶层硅膜与埋氧层。 （a）高度无序含SiO2硅层BOX深度损伤层 （b）顶部析出硅膜 含有大量SiO2沉淀和位错的高
30、缺陷层 BOX Si/SiO2混合层。 （c）同上，但各层厚度在改变。 （d）硅层和BOX完全形成，但衬底界面处存在硅岛（T300 A，L 3002000 A）,（二）键合法,（1）键合腐蚀（BESOI）,键合的基本过程,（1）预键合 两个硅片相合，由于范德瓦尔斯力（中性分子彼此距离非常近时，产生的一种微弱电磁引力）的作用，产生相互吸引力而粘合在一起。 如硅片表面具有亲水性，水分子间的氢键作用会产生更大的引力。故预键合前表面一般进行亲水处理，使表面产生大量的羟基团（OH）。 （2）退火处理 室温下的粘合很不牢固，退火可显著增强键合强度。退火分3个阶段。,阶段一（室温300C）：羟基团（OH）之
31、间的氢键数量增加、键合面积和强度增加。 阶段二（300800C）：氢键逐渐被SiOSi键代替，发生如下聚合反应：（SiOH）（HOSi） （SiOSi）H2O 400 C左右聚合反应完成。生成的水蒸气导致界面产生空洞。 阶段三（800C以上）：空洞因水蒸气与硅反应生成SiO2而逐渐消失，超过1000 C以后，相邻原子相互反应形成共价键，键合完成。,背面腐蚀减薄过程,（a）键合前SOI片表面形成高掺杂层（红色），再外延一低掺杂层（蓝色）。 （b）键合后，选择腐蚀去衬底（低掺杂层）,腐蚀液：乙二胺:邻苯二酚:水 （c）选择腐蚀去高掺杂层。 腐蚀液： HF(1) :HNO3(3) : HAc(8)
32、（d）抛光。,（2）氢注入键合（智能剥离Smart Cut）,两片硅片 一片注氢 另一片氧化 将两片硅片在较低温度下键合 退火（500C）使键合片在富氢层处裂开 高温退火（1100C ）增加键合强度 CMP光滑硅片表面,SmartCut SOI技术优势,（1）氢离子注入剂量为1016cm2量级，比SIMOX的氧剂量小2个数量级，普通注入机即可。 （2）SOI层膜厚均匀，且厚度可由氢注入条件精确控制。 （3）BOX为高质量热氧化层，厚度可自由选择，SiSiO2界面好。 （4）剥离后余下的硅片可继续使用，大大节约成本。,总 结,硅是一种储量丰富、廉价的材料，且其氧化层具备高强度、高稳定性以及容易生长等优点;和 CZ 和FZ(floating zone), CZ更常用 切割, 去角,抛光,刻蚀和CMP 外延层: 单晶硅上的单晶硅 为双极型和高性能CMOS, DRAM所需 SOI: 键合和氧注入,作业,1. 目前，IC常用的半导体材料有哪些？它们的结构、电学性质各有什么特点？ 为什么硅能成为IC最广泛应用的衬底 2. 直拉法与区熔法拉制单晶各有什么优缺点？ 3. 硅有哪些常见缺陷？产生原因是什么？ 4. 氧含量的大小对硅器件性能有什么影响？在1200C 下要多长时间的退火，能获得15ppm氧含量，20微米的脱氧层？,
