1、,第9章 组合逻辑电路,组合逻辑电路的分析、设计,本章主要内容：,返 回,前 进,组合逻辑电路的设计,1设计步骤,（1）根据逻辑要求列出真值表；,（2）由真值表写出表达式；,（3）化简表达式（一般用卡诺图法化简）；,（4）得到逻辑图。,2设计举例,某产品有A、B、C、D四种指标，其中A为主指标。当包含A在内的三项指标合格时，产品属正品，否则为废品。设计产品质量检验器（用与非门实现）.,用Y表示产品。A、B、C、D为1时表示合格，为0表示不合格。,真值表如右：,公式: Y = ABD + ACD + ABC + ABCD,用卡诺图化简,Y = ABD + ACD + ABC,化成与非形式：,作逻
2、辑电路图：, 9.1 编码器,编码器（Coder）,将数字、字母、符号等转换为二进制代码的电路。本节以十进制数码8421编码器为例。,电路构成设想：电路由十个输入端（分别代表十个十进制数码）、四个输出端（分别到表四位8421码）构成。正常工作时，只能有一个输入端输入信号（低电平），其余输入端均无信号（均为高电平），每次输入都对应一组输出代码。,设输入端为S0,S1,S2,S3,S4,S5,S6,S7,S8,S9 ,输出端为D,C,B,A，控制标志端S(S=1编码、S=0不编码)，则真值表如下：,求出表达式后，得到如下电路：,集成编码器（以74147为例 ）,1、2、3、4、11、12、13为数
3、码输入端（低电平有效），6、7、9脚为编码输出端。5、14、15为控制端。,9.2译码器（Encoder）,将编码变成原始符号并显示出来的电路。,（1）显示系统：真空数码管、荧光数码管、七段数码管、点阵显示等。,（2）七段数码管,由7个发光二极管构成，靠控制各段发光来显示数码。,7个发光二极管有共阴、共阳两种解法。,（3）8421BCD码七段数码显示译码器真值表,（4）8421BCD码七段数码显示译码器表达式,（5）8421BCD码七段数码显示译码器电路图,集成译码器（以74138为例 ）,C、B、A为编码输入端，0、1、2、3、4、5、6、7为译码输出端（根据CBA的不同，某一输出端为低电平
4、），GA、GB、G1为控制端。,9.3 数据选择器（MUX）,数据选择器是多输入、单输出电路，即同时有多个数据输入，而电路只选择其中一个数据输出。其中，有2n个数据输入，选择控制端应有n个（n位）。数据输出只能有一个。以8选1 MUX为例。,1集成 8选1 MUX,其中，E=0工作、E=1不工作；D0D7为数据输入端、CBA为选择控制端。,或 Y=m0D0+ m1D1+ m2D2+ m3D3+ m4D4+ m5D5+ m6D6,28选1MUX逻辑图,9.4 数值比较器,1一位数值比较器,（1）真值表,（2）表达式,（3）逻辑电路,2集成数值比较器,其中，A3A2A1A0、 B3B2B1B0分别
5、为四位二进制数。,利用2个4位比较器可构成1个8位比较器。,3比较器的扩展,其中， A7A6A5A4A3A2A1A0、 B7B6B5B4B3B2B1B0分别为八位二进制数。,9.5 加法器,1半加器,只考虑加数，不考虑来自低位进位的一位二进制数加法电路。,（1）真值表,（2）表达式,（3）逻辑图,Fi = AiBi COi = Ai Bi,2全加器,不仅考虑加数，还考虑了来自低位的进位。,（1）真值表,（2）表达式,（3）逻辑图,Fi= AiBiCi COi = Ai Bi,3多位加法器,由多个全加器连接而成。下图为4位加法器,44位集成加法器,利用4位加法器实现8421码和余3码的互相转换,
6、余3码比8421码多3，只要在8421码上加上0011即是余3码。而余3码减去3既是8421码。实际是加上-3，即加上-3的补码1101。,9.6可编程逻辑器件,概述,存储器：存储大量二值信息（或称为二值数据）的半导体器件。,用途：在计算机或数字系统中存储数据。 主要指标：存储容量(多用字节为单位)、存取速度(完成一次存取所需的时间)。,计算机存储器分类( 两大类): 1.外存:不在主板上的存储器,1.纸张打印 2.磁存储器 ( 1)录音录像磁带; (2)软盘; ( 3)硬盘. 3.激光盘:CD;VCD;DVD,外存分类,2.内存:(在主板上的半导体读存储器.),1.ROM(掩模ROM),2.
7、PROM（可(一次)编程ROM ）,3.EPROM （紫外线擦除电可写电可读ROM ）,随机存储器RAM,1.静态存储器SRAM (Static RAM),2.动态存储器DRAM (Dynamic RAM),内存按功能分类,5. Flash Memory(快闪存储器PROM) 6.PLD (可编程逻辑器件),只读存储器ROM,3.存储条:多块RAM组成,也分:(1) SRAM单通道RAM; ( 2)DRAM双通道RAM.,4.EEPROM(电可擦电可写电可读ROM ),一、掩模只读存储器 (ROM),又称为固定ROM。工厂按用户要求生产出来后，用户不能改动。,1. ROM的构成,存储矩阵：由若
8、干存储单元排列成矩阵形式。,储存单元：可由二极管、双极性三极管或MOS管构成。,地址译码器：根据地址输入，在存储矩阵中选出指定的字对应的单元，把数据送往输出缓冲器。,输出缓冲器：增加带负载能力；同时提供三态控制，以便和系统的总线相连。,2.电路及工作原理,二四线译码器,W为字线,(1)存储矩阵由二极管组成的存储器；,真值表：,D为位线,2.用MOS工艺制造的ROM的存储矩阵如图：,或非门,二、可编程只读存储器PROM 特点:产品出厂时存的全是1，用户可一次性写入，即把某些1改为0。 工艺:存储单元多采用熔丝低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。(右图示),16字8位的
9、PROM,十六条字线 W,八条位线 D,读出时: 读出放大器(AR) 工作， 写入放大器(AW )不工作。,2.写入时: VCC提高到编程电平，写入放大器工作，且输出低电平，将对应的熔丝烧断。,缺点：不能重复擦除。,三、紫外线擦除的只读存储器(EPROM）,1.工艺:使用浮栅雪崩注入MOS管（Floating-gate Avalanche-Injuction MOS，简称FAMOS管。）(右图为P沟道形),写入: (1) FAMOS管子原来不导通。在漏源之间加上较高电压后（如-20V），漏极PN结雪崩击穿，部分高速电子积累在浮栅上，使MOS管导通,这时为存1。(2)无高压输入的单元,为原用紫外
10、线擦除过,浮栅上电荷释放, FAMOS管子原来不导通,为清0.,擦除：用紫外线X射线擦除。,浮栅上电荷可长期保存在125环境温度下，70%的电荷能保存10年以上。,缺点：需要两个MOS管；编程电压偏高；P沟道管的开关速度低。,四、电可擦除EPROM(EEPROM),用紫外线擦除操作复杂，速度很慢。必须寻找新的存储器件，使得可以用电信号进行擦除。使用 叠栅注入MOS管IMOS (Stacked-gate Injuction MOS) 可完成项改革 SIMOS构造： 用N沟道管；增加控制栅。,原理：,(a)读出: T1漏-源加+5V;控制极加+3V;则(1) T1原浮栅极存有电荷, 导通,为1;
11、(2)原浮栅极不存有电荷,T1不导通,为0. (b)写入1: T1漏-源加0V;控制极加+20V;则电子被控制极高压俘获而存在浮栅极,T1导通,存1; (c)写入0: T1漏-源加+20V;控制极加0V;则浮栅极的电子被漏-源高压所中和,浮栅极不存在电子而不导通,为存0;,采用新型隧道氧化层MOS管。,1.隧道层在源区；,2.隧道层更薄1015nm。在控制栅和源极间加12V电压即可使隧道导通。,该管特点：,五.快闪存储器(Flash Memory）,EEPROM的缺点：擦写需要高电压脉冲；擦写时间长；存储单元需两只MOS管。快闪存储器就是针对此缺点研制的。,工作原理：,1.写入:利用雪崩注入法
12、。源极接地；漏极接6V；控制栅12V脉冲，宽10s。,2.擦除:用隧道效应。控制栅接地；源极接12V脉冲，宽为100ms。因为片内所有叠栅管的源极都连在一起，所以一个脉冲就可擦除全部单元。,3.读出：源极接地，字线为5V逻辑高电平。,6V,0V,0V,快闪存储器特点：集成度高，容量大，成本低，使用方便。已有64兆位产品问世。很有发展前途。,5V,6.可编程逻辑器件（PLD） 一.概述,可编程逻辑器件（PLD）是20世纪80年代发展起来的一种通用的可编程的数字逻辑电路。它是一种标准化、通用的数字电路器件，集门电路、触发器、多路选择开关、 三态门等器件和电路连线于一身。PLD使用起来灵活方便，可以
13、根据逻辑要求设定输入与输出之间的关系，也就是说PLD是一种由用户配置某种逻辑功能的器件。 PLD的每个输出都是输入“乘积和”的函数.,其优点如下： （1） 简化设计。 由于PLD的可编程性和灵活性， 电路设计结束后，可随意进行修改或删除，无需重新布线和生产印刷板，大大缩短了系统的设计周期。 （2） 高性能。 现在市场上提供的PLD器件的性能超过了最快的标准分立逻辑器件的性能，而且一片PLD芯片的功耗比分立器件组合而成的电路的功耗要小。 （3） 可靠性高。 采用PLD器件将使所用器件的数目减少， 也使印刷板面积减少，密度下降，这些都大大提高了电路的可靠性，同时也将减少干扰和噪声，使系统的运行更可
14、靠。 （4）成本下降。 采用PLD设计数字系统， 由于所用器件少，用于器件测试及装配的工作量也少，所以系统的成本将下降。 （5） 硬件加密。 使用PLD器件构成的数字系统， 其内部结构是由设计者通过编程实现的。有些PLD器件（例如GAL）还提供一个能被编程的保密单元，可用来防止检验和读出芯片中的程序，这对于保持芯片设计的专利、 防止他人抄袭有很大好处。,(1)PLD的输入缓冲器,描述PLD基本结构的有关逻辑约定说明: ,(2)与门表示法,3. 或门表示法,PLD的 3 种连接方式,实点表示固定连接或硬连接； “”表示可编程连接； 在交叉点若无实点或“”， 则表示断开连接。,二.可编程逻辑器件的
15、结构 PLD早期产品的 4 种结构,PLD的基本结构框图,1. PROM结构* PROM是由固定的“与”阵列和可编程的“或”阵列组成的，如图8.6所示。*与阵列为全译码方式，当输入为I1In时，与阵列的输出为n个输入变量可能组合的全部最小项，即2n个最小项。*或阵列是可编程的，如果PROM有m输出，则包含有m个可编程的或门，每个或门有2n个输入可供选用，由用户编程来选定。*无论ROM、 PROM、 EPROM还是E2PROM，其功能是作“读”操作。所以ROM主要是作存储器。,PROM结构,2. PLA（Programmable Logic Array）结构 PLA结构特点: 与阵列是可编程的，
16、 且不是全译码方式而是部分译码方式， 只产生函数所需要的乘积项。 或阵列也是可编程的，它选择所需要的乘积项来完成或功能。 优点:与阵列是可编程,实现灵活多样的逻辑功能，它比PROM灵活，便于完成多种逻辑功能.,PLA结构,3. PAL(Programmable Array Logic)结构PAL结构特点: 由可编程的与阵列和固定的或阵列组成.优点:它比PROM灵活， 便于完成多种逻辑功能，同时又比PLA工艺简单， 易于编程和实现, 提高稳定性能。PAL的基本结构由可编程的与阵列和固定的或阵列组成这种结构形式为实现大部分逻辑函数.而且该输出通过触发器送给输出缓冲器， 同时也可以将状态反馈回与阵列
17、。这种反馈功能使PAL器件具有记忆功能，既可以记忆先前的状态，又可以改变功能状态，因此PAL器件可以构成状态时序机，实现加、减计算及移位、分支操作等。 PLA规模比ROM小， 工作速度快， 当输出函数包含较多的公共项时， 使用PLA更为节省硬件。,PAL结构,PAL16H8逻辑图,4. GAL(Generic Array Logic通用阵列逻辑)结构GAL结构与PAL相同， 由可编程的与阵列去驱动一个固定的或阵列，其差别在于输出结构不同。PAL的输出是一个有记忆功能的D触发器，而GAL器件的每一个输出端都有一个可组态的输出逻辑宏单元OLMC（OutputLogicacrocells）。由于输出
18、具有可编程的逻辑宏单元，可以由用户定义所需的输出状态,GAL结构特点: （1）采用E2CMOS工艺，最大运行功耗45 mA, 最大 维持功耗35 mA，存取速度高达1525 ns。具有可重复擦 除和编程的功能。 （2）具有输出逻辑宏单元（OLMC），可灵活设计各 种复杂逻辑。 （3） GAL16V8可以模拟20引脚的PAL器件，可代替21 种PAL产品；GAL20V8可以模拟24引脚的PAL器件，可代 替21种PAL产品。 ,GAL16V8 逻辑图,OLMC的结构,输出逻辑宏单元（OLMC）的结构 OLMC中的或门G1完成或操作；异或门G2完成极性选择，同时还有一个D触发器和 4 个多路选择器
19、。,4 个多路选择器的功能如下所述。1）积项选择多路选择器（PTMUX）每个OLMC都有来自与门阵列的8个乘积项输入，其中7个直接作为或门的输入，最上面的乘积项作为PTMUX的一个输入， PTMUX在AC0，AC1(n）控制下，选择以地或者该乘积项作为或门的一个输入。 2） 输出选择多路选择器（OMUX） 或门G1的输出送给异或门G2，由XOR（n）控制输出所需极性的信号。该输出一方面直接送给OMUX，作为逻辑运算的组合型输出结果；另一方面送入D触发器，Q的输出作为逻辑运算的寄存器结果也送入OMUX。OMUX在AC0，AC1（n）控制下，选择组合型或寄存器型作为OMUX输出。 ,3） 输出允许
20、控制多路选择器（TSMUX） OMUX的输出经过输出三态门G3后才是实际输 出。三态门G3的控制信号是通过TSMUX来选择的。在C0，AC1(n）控制下选择VCC、地、OE或者一个乘积项中的一个作为三态门G3的控制信号。 4） 反馈多路选择器（FMUX）该多路选择器在AC0，AC1（n）控制下，选择地、邻级OLMC的输出、本级OLMC的输出和D触发器的 作为反馈信号， 送回与与阵类作为输入信号。,7. 随机存储器（RAM）,一、静态随机存储器SRAM,特点：RAM在工作时可随时对任意指定单元进行读或写操作。使用方便、灵活。但切断电源后，所存信息就会丢失。,分为静态随机存储器SRAM和动态随机存
21、储器DRAM两种。也可称为读写存储器。,（一）RAM的结构,1.存储矩阵,2.地址译码：双译码。,3.读写控制电路：,控制I/O端是否处在高阻状态。,控制电路处于读出还是写入状态。,（二）静态RAM的存储单元,例: 六管NMOS静态存储单元 *X-行选择线;B-位线; Y-列选通线 *T1T3和MOS反相器T2T4交叉反馈构成基本RS触发 器，用于存储一位二进制信息. *V5，V6管是由行线Xi控制的门控管，控制触发器与 位线的接通与断开. *另外，列线Yj的列控制门Vj , Vj。它控制该列位线与D 的通断. ,利用MOS管栅极电容可以暂存电荷的原理制成。因此，存储单元简单，存储容量大。但栅极电容很小，由于漏电的影响，电容电荷保存时间很短。必须定时给电容充电刷新、再生。这就需要外围电路配合。,这里只介绍四管动态存储单元。,*二、动态随机存储器DRAM,读出：,这也是刷新过程。,如果使Y信号也有效，就能读出了。,写入：,跟静态存储器类似。,
