1、数字电子技术习题库一、单 项 选 择 题 （ 本 大 题 共 15 小 题 ， 每 小 题 2 分 ， 共 30 分 ）（ 在 每 小 题 列 出 的 四 个 备 选 项 中 只 有 一 个 是 最 符 合 题 目 要 求 的 ， 请 将其 代 码 填 写 在 题 后 的 括 号 内 。 错 选 、 多 选 或 未 选 均 无 分 。）1. 函数 F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28 线3 线优先编码
2、器的输入为 I0I7 ，当优先级别最高的 I7 有效时，其输出 的值是（ ） 。12YA111 B. 010 C. 000 D. 1013十六路数据选择器的地址输入（选择控制）端有（ ）个。A16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入 1011 后，其串行输入固定接 0，在 4 个移位脉冲 CP 作用下，四位数据的移位过程是（ ） 。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知 74LS13
3、8 译码器的输入三个使能端（E 1=1， E2A = E2B=0）时，地址码 A2A1A0=011，则输出 Y7 Y 0 是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为 1 的输入变量取值组合有( )种。A15 B8 C7 D17. 随机存取存储器具有( )功能。A.读/写 B.无读/写 C.只读 D.只写8N 个触发器可以构成最大计数长度（进制数）为( )的计数器。A.N B.2N C.N2 D.2N9某计数器的状态转换图如下，其计数的容量为( )A 八 B. 五 C. 四 D. 三10已知某触
4、发的特性表如下（A、B 为触发器的输入）其输出信号的逻辑表达式为( )。A B Qn+1 说明0 0 Qn 保持0 1 0 置 01 0 1 置 11 1 Qn 翻转A Q n+1 A B. C. D. n1QA n1nQBAQn+1 B11 有一个 4 位的 D/A 转换器，设它的满刻度输出电压为 10V，当输入数字量为 1101 时，输出电压为（ ）。A 8.125V B.4V C. 6.25V D.9.375V000 001 01001110010111011112函数 F=AB+BC，使 F=1 的输入 ABC 组合为( )AABC=000 BABC=010 CABC=101 DABC
5、=11013已知某电路的真值表如下，该电路的逻辑表达式为( )。A B. C DYABABYCBYA B C Y A B C Y0 0 0 0 1 0 0 00 0 1 1 1 0 1 10 1 0 0 1 1 0 10 1 1 1 1 1 1 114四个触发器组成的环行计数器最多有( )个有效状态。A.4 B. 6 C. 8 D. 16二、填空题（每空 1 分，共 20 分）1. 有一数码 10010011，作为自然二进制数时，它相当于十进制数（ ） ，作为 8421BCD 码时，它相当于十进制数（ ） 。2.三态门电路的输出有高电平、低电平和（ ）3 种状态。3TTL 与非门多余的输入端应
6、接（ ） 。 4 TTL 集成 JK 触发器正常工作时，其 和 端应接（ ）dRS电平。5. 已知某函数 ，该函数的反函数 =（ DCABF F） 。 6. 如果对键盘上 108 个符号进行二进制编码，则至少要（ ）位二进制数码。7. 典型的 TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。8 74LS138 是 3 线8 线译码器，译码为输出低电平有效，若输入为 A2A1A0=110 时，输出 应为（ ） 。01234567YY9将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个
7、字节的 ROM。该 ROM 有（ ）根地址线，有（ ）根数据读出线。10. 两片中规模集成电路 10 进制计数器串联后，最大计数容量为（ ）位。11. 下图所示电路中， Y1（ ） ；Y 2 （ ） ；Y 3 （ ） 。ABY1Y2Y312. 某计数器的输出波形如图 1 所示，该计数器是（ ）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（ ）有效。三、判 断 说 明 题 （ 本 大 题 共 2 小 题 ， 每 小 题 5 分 ， 共 10 分 ）（判断下列各题正误，正确的在题后括号内打“” ，错误的打“”。 ）1、逻辑变量的取值，比大。 （ ）2、D/A 转换器的位数越多，能够分辨
8、的最小输出电压变化量就越小（ ） 。 3八路数据分配器的地址输入（选择控制）端有 8 个。 （ ）4、因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。 （ ）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时 ， 若 为 异 步 置 零 方式 ， 则 状 态 SN 只 是 短 暂 的 过 渡 状 态 ， 不 能 稳 定 而 是 立 刻 变为 0 状 态 。 （ ）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。 （ ）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作 1，也可当作 0。 （ ）8 时序电路不含有
9、记忆功能的器件。 （ ）9 计数器除了能对输入脉冲进行计数，还能作为分频器用。 （ ）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ）四、综合题（共 30 分）1对下列 Z 函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。 （8 分）Z= CBABABC=0（）真值表 （2 分） (2)卡诺图化简（2 分）(3) 表达式（ 2 分） 逻辑图（2 分）2试用 3 线8 线译码器 74LS138 和门电路实现下列函数。 （8 分）Z（A、B、C）=AB+ C ASTAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS1383 74LS
10、161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。 （8 分）74LS161 逻辑功能表4触发器电路如下图所示，试根据 CP 及输入波形画出输出端Q1 、Q 2 的波形。设各触发器的初始状态均为“0”（6 分）。CRLDCTP CTT CP Q3 Q2 Q1 Q001111011101010 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0加法计数CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO 74LS161 CP CP3.逻辑电路中,高电平用 1 表示,低电平用 0 表示,则称为_
11、逻辑;4. 把 JK 触发器改成 T 触发器的方法是 _。5. 组合逻辑电路是指电路的输出仅由当前的_决定。6. 5 个地址输入端译码器，其译码输出信号最多应有_个。7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_。8一片 ROM 有 10 根地址线，8 根数据输出线，ROM 共有_个存储单元。9 N 个触发器组成的计数器最多可以组成 _进制的计数器。8. 基本 RS 触发器的约束条件是_。二. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。每小题 2 分，共 20分。）题号 1 2 3 4 5 6 7 8 9 10答案 1十进制数
12、128 的 8421BCD 码是（ ）。A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数 F 的卡诺图如图 1-1, 试求其最简与或表达式3. 已知函数的反演式为 ，其原函数为（ ）。A B C D4对于 TTL 数字集成电路来说，下列说法那个是错误的：（A） 电源电压极性不得接反，其额定值为 5V；（B） 不使用的输入端接 1；（C） 输入端可串接电阻，但电阻值不应太大；（D） OC 门输出端可以并接。5欲将正弦信号转换成与之频率相同的脉冲信号，应用A.T， 触发器 B.施密特触发器C.A/D 转换器 D.移位寄存器6下列 A
13、/D 转换器中转换速度最快的是（ ）。A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型7. 一个含有 32768 个存储单元的 ROM，有 8 个数据输出端，其地址输入端有（）个。A. 10 B. 11 C. 12 D. 88. 如图 1-2，在 TTL 门组成的电路中，与非门的输入电流为 IiL1mAIiH20A。 G1 输出低电平时输出电流的最大值为 IOL(max)=10mA，输出高电平时最大输出电流为 IOH(max)=0.4mA 。门 G1 的扇出系数是（ ）。A. 1 B. 4 C. 5 D. 109.十数制数 2006.375 转换为二进制数是：A. 1111101011
14、0.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.01110. TTL 或非门多余输入端的处理是:A. 悬空 B. 接高电平 C. 接低电平 D.接”1”三电路分析题（36 分）VI1.图 3-1(a)所示电路, 移位寄存器原来的数据是 ，数据从Di 顺序输入到移位寄存器 ,试问:(1) 在图 3-1(b)所示输入波形作用下,在 T1 到 T2 期间,输出端 X、Y 的波形?(2) 该电路的逻辑功能?（12 分） 2. 图 3-2 为两个时钟发生器,图中 R1=510, R2=10K,C=0.1uF。（12 分）（1） 写出 JK 触
15、发器的状态方程及输出 V1、V 2的表达式；（2） 画出 555 定时器的输出 VO以及 V1、V 2的波形；（3） 计算 V1的周期和脉冲宽度 Tw.555 定时器功能表4脚6 脚 2 脚 3脚7 脚0 0 导通1 2/3VCC1/3VCC0 导通1 1/3V 不 不3双积分 A/D 转换器如图 3-3所示,试回答以下问题: （12 分）(1)若被测电压 Vi 的最大值为 2V, 要求分辩率小于 0.1mV, 问二进制计数器是多少位的?(2)若时钟脉冲频率为 200kHz, 则对 Vi 进行采样的时间 T1 为多长?(3)若时钟脉冲频率为 200kHz, , 已知 ,输出电压 Vo的最大值为
16、 5V, 积分时间常数是多少 ?CC CC 变 变1 2/3VCC试卷(2007.1)A(答案)一.填空题(每小题 2 分，共 20 分)1.CMOS 传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。2.逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡诺图。3.逻辑电路中,高电平用 1 表示,低电平用 0 表示,则称为正逻辑;4. 把 JK 触发器改成 T 触发器的方法是 J=K=T。5. 组合逻辑电路是指电路的输出仅由当前的输入决定。6. 5 变量输入译码器，其译码输出信号最多应有 32 个。7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争冒险现象。8一片
17、 ROM 有 10 根地址线，8 根数据输出线，ROM 共有 8192 个存储单元。9N 个触发器组成的计数器最多可以组成 2n 进制的计数器。8. 基本 RS 触发器的约束条件是 RS=0。二. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。每小题 2 分，共 20分。）题号 1 2 3 4 5 6 7 8 9 10答案 B C B B B A C D A C三电路分析题（36 分）VI1.图 3-1(a)所示电路, 移位寄存器原来的数据是 ，数据从Di 顺序输入到移位寄存器 ,试问:在图 3-1(b)所示输入波形作用下,在 T1 到 T2
18、期间,输出端 X、Y 的波形? （12 分）(1) 2. 图 3-2 为两个时钟发生器,图中 R1=510, R2=10K,C=0.1uF。（12 分）（1） 写出触发器的状态方程及输出 V1、V 2的方程；（2） 画出 555 定时器的输出 VO以及 V1、V 2的波形；（3） 计算 V1的周期和脉冲宽度 Tw.（1）,（2）（3）3双积分 A/D 转换器如图 3-3 所示,试回答以下问题: （12 分）(1)若被测电压 Vi 的最大值为 2V, 要求可分辩的电压小于 0.1mV, 问二进制计数器是多少位的?(2)若时钟脉冲频率为 200kHz, 则对 Vi 进行采样的时间 T1 为多长?(
19、3)若时钟脉冲频率为 200kHz, , 已知 ,输出电压 Vo的最大值为 5V, 积分时间常数是多少 ?(1) ，所以(2)(3) , 所以四电路设计题(24 分)1） 试用一片双 4 选 1 的数据选择器 74LS153 和必要的门电路，设计下面逻辑函数 ，并在器件图上画出相应的电路图。（10 分）双 4 选 1 的数据选择器 74LS153 器件的器件图和功能表输入 输出（）（ ）0 （0）0 0 （ ）0 （0）0 1 （ ） 0 （0）1 0 （ ） 0 （0）1 1 （ ） 1 （1）X X 0 （0）令 . 则2. 试用 JK 触发器和门电路设计一个十三进制的计数器 , 并检查设
20、计的电路能否自启动。(14 分)解：根据题意，得状态转换图如下：所以：能自启动。因为：评分标准 2007.1（本科）一.单项选择题： 每小题 2 分，共 20 分。二.填空题: 每小题 2 分，共 20 分。三电路分析题1共 12 分，其中写出触发器的激励方程或输出 X、Y 的逻辑式 3 分画对 Q2Q1Q0的波形 3 分画对两个触发器的输入端 D 的波形 3 分画对输出 X、Y 的波形 3 分四 设计题1共 10 分，其中写出 Y 的最小项之和的标准形式 3 分把 4 选一的选择器扩展成 8 选一的选择器 2 分正确确定 A3A2A1以及 D0D1D2D3D4D5D6D7 3 分画出逻辑图
21、2 分2共 14 分，其中状态转换图 3 分卡诺图化简，得状态方程 3 分求激励方程 3 分画出逻辑图 3 分自启动分析 2 分数字电子技术模拟试题一、单项选择题（每个 3 分，共 15 分）1、图 1 的国标逻辑符号中 （11） 是异或门。图 1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。A B )(CBF )(CBAFC D 3、下面逻辑式中，不正确的是_ （13）_。A. B. CBAABC. D. ()ABAB4、时序逻辑电路中必须有_（14）_。A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器5、有 S1， S2 两个状态，条件 （15） 可以确定 S1
22、 和 S2 不等价。A. 输出相同 B. 输出不同 C. 次态相同 D. 次态不同二、填空题（每题 2 分，共 20 分）1、十六进制数 97，对应的十进制数为 （1） 。2、 “至少有一个输入为 0 时，输出为 （2） ”描述的是与运算的规则。3、 （3） 变量逻辑函数有 16 个最小项。4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。6、 TTL 器件输入脚悬空相当于输入 （8） 电平。7、RAM 的三组信号线包括： （9） 线、地址线和控制线。8、采用四位比较器对两个四位数比较时，先比较 （10） 位。三、简答题（共
23、 10 分）1、证明： （4 分）BA2、某逻辑函数的真值表如表 1 所示，画出卡诺图。 （6 分）表 1 某逻辑函数的真值表A B C F0 0 0 00 0 1 10 1 0 10 1 1 X1 0 0 X1 0 1 01 1 0 11 1 1 X四、分析题（20 分）图 2分析图 2 所示电路的逻辑功能。1）列出其时钟方程：（2 分） CP1 ；CP0 。Z2）列出其驱动方程：（4 分）J1 ；K1 ；J0 ；K0 。3）列出其输出方程：（1 分） Z 4）求次态方程：（4 分） ； 1nQ10nQ5）作状态表及状态图（9 分）五、波形题（10 分）已知输入信号 X，Y，Z 的波形如图
24、3 所示，试画出的波形。ZYXF图 3 波形图六、设计题（25 分）1、设计一电路，译出对应 ABCD=0110、1010 态的两个信号,作逻辑图。 （10 分）2、用 74LS151 实现 XYZYZXF已知 74LS151 的功能表如表 2 所示，逻辑符号如图 4 所示。 （15 分）表 2 74LS151 的功能表ENA2 A1 A0 Y1 X X X 00 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D7图 4 74LS151 的逻辑符号模拟卷答案一、选择题（每个 3 分，共 1
25、5 分）11、B 12、C 13、A 14、B 15、B二、填空题（每个 2 分，共 20 分）1、151 2、0 3、4 4、与 5、或 6、非 7、半 8、高 9、数据 10、最高 （注：46 答案顺序可交换）三、简答题（共 10 分）1、 （4 分）BABA）（）（）左 边 （ 12、 结构 2 分，填图 4 分四、分析题（共 20 分）1、CP1=CP CP0=CP （每个 1 分，共 2 分）2、J1=Q0 K1=1 J0= K0= （每个 1 分，共 4 分）1QQX或3、Z=XQ1Q0 （1 分）4、 （每个 2 分，共01Qn 0Q101 XXn 或4 分）5、略五、波形题（10 分）六、设计题（25 分）1、 DCBAL22、一、 （11% ）（1） 、 （110.101） 2=（ ） 10， （12.7） 10=（ ） 2（2） 、构成组合逻辑电路的基本逻辑单元电路是（ ） ，构成时序逻辑电路的基本逻辑单元电路是（ ） 。（3） 、TTL 反相器的电压传输特性曲线中，转折区中点对应的输入电压称为（ ）电压。（4） 、当七段显示译码器的输出为高电平有效时，应选用共（ ）极数码管。（5） 、触发器异步输入端为低电平有效时，如果异步输入端RD=1，S D=0，则触发器直接置成（ ）状态。（6） 、数字电路中，常用的脉冲波形产生电路是（ ）器。姓名班级学号密 封 线
