1、硬布线控制器的设计与调试教学目的、任务与实验设备教学目的熟练掌握实验 5 和硬布线控制器的组成原理与应用。复习和应用数据通路及逻辑表达式。学习运用 ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计调试工具的使用，体会 ISP 技术相对于传统开发技术的优点。教学任务按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线控制器控制的模型计算机。根据设计图纸，在通用实验台上进行组装，并调试成功。在组装调试成功的基础上，整理出设计图纸和其他文件。实验设备C1微操作控制信号结果反馈信息CnSKIPTJ硬布线控制器（组合逻辑网络）ispLSI1032E-70LJ84
2、指令译码模块节拍电位 /节拍脉冲发生器指令寄存器W1 W4 T1 T1启动停止时钟复位B1Bn硬布线控制器结构方框图2TEC4 计算机组成原理实验系统一台直流万用表一只集成电路建议使用 ISP 芯片（一片 ispLSI1032） 。采用 ISP 器件，则需要一台PC 机运行设计自动化软件(例如 ispEXPERT)作设计、编程和下载使用。总体设计思路（描述指令系统，给数据通路）采用与模型计算机相同的指令系统，即 12 条机器指令。实验设计中采用该指令系统的子集：去掉中断指令后的 3 条机器指令，只保留 9 条指令。采用的数据通路和微程序控制器方案相同。数据通路图和数据通路控制信号ALUDR1
3、DR2MUX1 MUX2RFERM1 M2S21S0 T4RS1、 RS0WR1、 WR0 RD1、 RD0WRD(T2)SW_BUS#LDER(T4)AR2MUX3AR1RAM数 据 端 口 指 令 端 口 CERCEL#LRW(T3) LDAR2(T2)M3LDAR1(T4)AR1_INCIARIAR_BUS#LDIAR PCALU2R4MUX4LDR4(T2)M4IRLDIR(T4)C、 INTQ RS1、 RS0控 制 器INSDBUSC控制信号LDPC(T4)D、 DWR1、 WR0.LDR2(T3)DBUSDBUSLDR1(T3)RS_BUS#ALU_BUSSW0 SW7 图 4
4、数 据 通 路 总 体 图B端 口 A端 口 PC_ADA端 口B端 口PC_INC3控制器的设计思路硬布线控制器能够实现控制功能，关键在于它的组合逻辑译码电路。译码电路的任务就是将一系列有关指令、时序等的输入信号，转化为一个个控制信号，输出到各执行部件中。根据硬布线控制器的基本原理，针对每个控制信号 S，可以列出它的译码函数 S = f( Im, Mi, Tk, Bj )其中 Im 是机器指令操作码译码器的输出信号，Mi 是节拍信号发生器的节拍信号，Tk 是时序信号发生器的时序信号，Bj 是状态条件判断信号。在 TEC4 计算机组成原理实验系统中，因为时序信号 Tk（T1T4）已经直接输送给
5、数据通路，所以译码电路不需 Tk 作为输入。又因为机器指令系统比较简单，操作码只有位，不需要专门的操作码译码器，因此 Im 直接就是操作码，即指令寄存器的 IR4IR7 信号。Mi 的来源就是时序模块的节拍信号，例如W4W1。Bj 的信号包括：1.来自数据通路中运算器 ALU 的进位信号 C；2.来自控制台的开关信号 SWC、SWB、SWA；3.其他信号。其中 C、SWC、SWA 和 SWB 信号在微程序控制器中同样存在，不用加以解释。由于硬布线控制器设计和微程序控制器设计的不同需求和特点以及控制器的设计方案的不同，可能需要其他信号，也可能不需要其他信号，根据设计方案而定。每个控制信号的函数式
6、都是上述输入信号的逻辑表达式，因此可以用各种组合逻辑构造电路网络，实现这些表达式的逻辑功能。理论上，只要对所有控制信号都设计出译码函数，这个硬布线控制器的方案也就得到了。根据要求，列出所需的控制台指令和机器指令指令格式控制台指令名称 指令功能 SWC SWB SWAKRR 读寄存器堆方式 1 0 0KRD 读双端口存储器方式 0 0 1KWE 写双端口存储器方式 0 1 0KLD 加载寄存器堆方式 0 1 1PR 启动程序方式 0 0 0机器指令名称助记符 指令功能 指令格式4R7 R6 R5 R4 R3 R2 R1 R0加 法 ADD Rd,Rs Rd+Rs-Rd 0 0 0 0 RS1 R
7、S0 RD1 RD0减 法 SUB Rd,Rs Rd-Rs-Rd 0 0 0 1 RS1 RS0 RD1 RD0乘 法 MUL Rd,Rs Rd*Rs-Rd 0 0 1 0 RS1 RS0 RD1 RD0逻辑与 AND Rd,Rs RdIR7, IR6, IR5, IR4 PIN 69;MF,T1, W1,W2,W3,W4, C,CLR PIN 1017;“输出管脚ALU_BUS, AR1_INC, CEL, CER, LDAR1, LDAR2, LDDR1, LDDR2, LDER, LDIR, LDPC, LDR4,LRW PIN 2941;PC_INC,PC_ADD,RS_BUS,SW_
8、BUS, WRD, SKIP, TJ, M1,M2,M3,M4,S0,S1,S2 PIN 4558;“自定义MF1,SSTO NODE ISTYPE COM;RUN,ST NODE ISTYPE REG;tKRR,tKRD,tKWE,tKLD,tPR NODE ISTYPE COM;KRR1,KRD1,KWE1,KLD1,PR1,KRR2,KRD2,KWE2,KLD2,PR2 NODE ISTYPE COM;ADD,SUB,MUL,AND,LDA,STA,JMP,JC,STP NODE ISTYPE COM;CLK=.C.;EQUATIONSMF1=!CLRRUN:=CLR;RUN.CLK=M
9、F1;ST:=CLRST.CLK=MF1;SSTO=!ST“指令译码部分tKRR=SWCtKRD=!SWCtKWE=!SWCtKLD=!SWCtPR=!SWCKRR1=!STKRR2=STKRD1=!STKRD2=STKWE1=!STKWE2=STKLD1=!STKLD2=STPR1=!STPR2=STADD=PR2SUB=PR212MUL=PR2AND=PR2LDA=PR2STA=PR2JMP=PR2JC=PR2STP=PR2“数据通路管脚译码ALU_BUS=(ADD#SUB#MUL#AND)AR1_INC=(KRD2#KWE2)CEL=!(KRD2#KWE2#KLD2#KRR2)CER=(
10、KLD2#KRR2)LDAR1=W4LDAR2=W4LDDR1=W2LDDR2=LDDR1#(W2LDER=W3LDIR=CER;LDPC=W4LDR4=LDPC;LRW=W1M1=!LDDR1;M2=!LDDR2;M3=W4M4=W4PC_INC=W1PC_ADD=W4RS_BUS=!(W2SW_BUS=!(W1S0=SUB#STA;S1=ADD#SUB;S2=MUL;SKIP=W1TJ=W1WRD=W4END对程序进行编译，无误后下载到芯片。连线，调试，验收连线按照 ABEL 程序里面对管脚的定义连线寄存器和内存单元内容：寄存器 存入内容 内存单元 存入内容13R2 60H 60H 24H
11、R3 61H 61H 83H计算结果：内存单元 内容60H 24H61H 83HR0 0A7H个人感想实验开始就很考验我们的细心与操作，实验 5 的连线很多，虽然能够可以轻松的连出数据通路，但是在读寄存器还有读存储器时候很容易忽略一些细节。尤其是寄存器的编号设置很容易忘记怎么设，导致实验进入误区，读不出来正确的数据。编程我们是通过参考网上的程序来完成的，虽然弄清楚怎么执行的写数据和读数据的指令，但是跟自己一开始的思路还是差很多，网上的太过于简便，反而容易误导我们的思路，自己做的错误太多，只能和网上的一块调试并应用。需要注意的就是一开始写数的时候，网上的可以直接逻辑拉下来，我们只能一个个去写。这个步骤的连线没什么难的，需要注意的就是最后那 5 个端口不能忘了。硬布线控制器最最重要的就是数据通路和逻辑表达式的应用，不管是检测实验电路还是最后实验数据的输出，都需要掌握这些知识。本实验还涉及到了DP,DZ,DB 的步骤顺序控制方式，只要掌握好数据通路就可以轻松理解这些步骤。总的来说，小学期的实验需要的不仅仅是时间还有耐心和以前所学的应用，这次的实验不仅告诉我们要牢牢掌握所学过的知识还是学会合作。参考文献：1. 计算机组成原理白中英老师编写本学期的五次实验指导书
